《EDA技术与应用》期末试卷及答案.docxVIP

《EDA技术与应用》期末试卷及答案

考试时间：______分钟总分：______分姓名：______

选择题（每题2分，共10题）

1.EDA设计流程中，将硬件描述语言转换为门级电路的过程称为（）

A.功能仿真B.综合C.适配D.时序仿真

2.下列关于FPGA与CPLD的说法，正确的是（）

A.FPGA是基于乘积项结构的可编程逻辑器件

B.CPLD是基于查找表（LUT）结构的可编程逻辑器件

C.FPGA的集成度通常高于CPLD

D.CPLD的编程模式为SRAM，断电后数据丢失

3.VHDL中，用于描述端口信号的数据类型是（）

A.integerB.std_logicC.bit_vectorD.record

4.在QuartusII中，完成编译后，可通过（）报告查看设计的时序裕量。

A.综合B.适配C.时序分析D.功耗分析

5.有限状态机（FSM）的Moore型与Mealy型的主要区别在于（）

A.Moore型输出与当前状态相关，Mealy型输出与输入相关

B.Moore型输出与输入相关，Mealy型输出与当前状态相关

C.Moore型使用组合逻辑，Mea