芯片验证工程师笔试真题（含详细答案）.docxVIP

芯片验证工程师笔试真题（含详细答案）

适用岗位：数字IC验证工程师（校招/初级社招）

考试时长：90分钟满分：100分

考试说明：试题涵盖Verilog基础、SystemVerilog、UVM、仿真调试、验证实战常识，无偏题怪题，完全匹配国内IC设计公司真实笔试出题逻辑

一、单选题（共10题，每题2分，合计20分）

1、下列变量类型中，仅能在仿真测试层使用，无法用于RTL设计代码的是？（）

A、regB、logicC、bitD、wire

2、SystemVerilog中，关于静态变量（static）描述正确的是？（）

A、类内静态变量每个实例都会单独分配内存

B、静态变量归属于类本身，所有类实例共享同一份内存

C、静态变量不能在类外直接赋值

D、静态变量必须通过构造函数初始化

3、UVM架构中，负责产生激励事务、驱动DUT接口信号的组件是？（）

A、uvm_driverB、uvm_monitorC、uvm_scoreboardD、uvm_env

4、下列随机约束关键字中，用于禁止变量取指定数值的是？（）

A、softB、insideC、distD、exclude

5、Verilog阻塞赋值与非阻塞赋值，以下使用场景描述正确的是？（）

A、时序逻辑代码统一使用阻塞赋值

B、组合逻辑只能用非