CN119315998A 基于时钟边沿对齐的并串转换电路及方法 （上海晟联科半导体有限公司）.pdfVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN119315998A

(43)申请公布日2025.01.14

(21)申请号202411833296.5

(22)申请日2024.12.13

(66)本国优先权数据

202411723644.32024.11.28CN

(71)申请人上海晟联科半导体有限公司

地址200120上海市浦东新区（上海）自由

贸易试验区临港新片区环湖西二路

888号C楼

(72)发明人程子川宋欣宁邱瑞恒

(74)专利代理机构北京鸿元知识产权代理有限

公司11327

专利代理师王迎袁文婷

(51)Int.Cl.

H03M9/00(2006.01)