系统级封装（SiP）的芯片堆叠的硅通孔（TSV）热应力对邻近器件迁移率影响的仿真.docxVIP

PAGE2

系统级封装（SiP）的芯片堆叠硅通孔（TSV）热应力对邻近器件迁移率影响的仿真

摘要

随着系统级封装（SiP）向高密度、三维集成方向快速发展，硅通孔（TSV）技术成为实现芯片堆叠的关键互连手段。然而，TSV在工艺和服役过程中因铜与硅材料热膨胀系数失配产生的热应力，会显著影响邻近场效应晶体管（FET）的载流子迁移率，进而导致电路性能退化甚至失效，这已成为制约三维集成电路可靠设计的核心痛点。本课题以TSV周围有源区内的NMOS与PMOS为研究对象，基于COMSOLMultiphysics平台建立热电耦合有限元仿真模型，系统分析TSV热应力场的空间分布特征及其对器件迁移率的影响规律，旨在提出安全可靠的最小有源区避让距离建议。

全文遵循“需求分析→总体设计→详细设计→实现→测试”的工程设计递进思路。首先在绪论中梳理三维封装中TSV热应力问题的背景与研究现状，确定仿真研究的核心目标。第二章阐述TSV热应力产生机理、压阻理论及COMSOL工具的技术适用性。第三章将设计目标量化为具体的仿真需求与参数指标，完成模型边界条件的前期规划。第四章从几何构型、材料属性、物理场耦合及网格策略四个维度完成仿真模型的总体架构设计。第五章对模型细节进行深入设计，包括参数化几何模型、材料本构方程、边界载荷以及求解器设置。第六章执行仿真计算，系统展示TSV热应力分布云图、迁移率变化的空间映射，并提