时序逻辑电路期末考试试卷及详细答案.docxVIP

时序逻辑电路期末考试试卷及详细答案

一、考试说明

1.适用专业：电子信息工程、电气工程及其自动化、通信工程专业

2.考试时长：90分钟满分：100分

3.考试形式：闭卷

4.核心考点：时序电路基本概念、触发器特性、同步/异步时序电路分析与设计、计数器、寄存器、时序电路竞争冒险

二、试题部分

（一）单项选择题（本大题共10小题，每小题2分，共20分）

1.时序逻辑电路区别于组合逻辑电路的核心特点是（）

A.含有逻辑门电路B.具有记忆存储功能C.输入信号唯一D.无反馈回路

2.基本RS触发器禁止输入的组合是（）

A.R=0、S=0B.R=0、S=1C.R=1、S=0D.R=1、S=1

3.边沿D触发器在时钟脉冲CP下降沿到来时，其输出状态变化规律是（）

A.立即翻转B.保持原状态不变C.跟随D端输入状态D.随机变化

4.下列触发器中，不存在空翻现象的是（）

A.同步RS触发器B.边沿JK触发器C.钟控RS触发器D.同步D触发器

5.JK触发器的特性方程为（）

A.Q=JQ+KQB.Q=J$\overline{Q^n}$+$\overline{K}$QC.Q=J+KQD.Q=$\overline{J}$Q+K$\overline{Q^n}$

6.