高速 PCB 布线规范 Checklist.docxVIP

高速PCB布线规范Checklist

高速原创设计规范

声明：本文为作者基于硬件工程实践原创整理的技术资料，涵盖选型方法、设计要点与避坑经验，用于工程参考与学习。文中提及的器件型号仅为常见示例，具体参数请以原厂数据手册(Datasheet)为准；实际应用须结合项目需求进行验证。转载请保留出处。

本文核心要点（速览）

要点

阻抗可控

等长与拓扑

回流路径连续

过孔最小化

3W/20H规则

端接匹配

一、背景与适用范围

高速信号（50MHz或边沿快）需controlledimpedance与良好回流，否则反射与串扰。

二、核心原则

图1核心原则

阻抗

单端50Ω/差分100Ω

回流

信号下方连续参考面

等长

差分对内与多组等长

串扰

3W间距、20H

三、实施步骤

实施流程图

定阻抗与叠层

布线优先高速

差分对内等长

避免过孔

端接

验证

四、设计/评审Checklist

阻抗计算

参考面连续

差分等长

3W间距

最少过孔

端接

屏蔽

SI仿真

五、常见误区

误区与正确做法对照

跨分割回流断裂

差分不等长

近端串扰

未端接反射

验证与评审要点（落地前自查）

规范成文后，须通过评审与样机验证方可固化。下面给出通用自查步骤。

自查：逐条对照本规范Checklist，确认无遗漏项。

评审：组织硬件/测试/工艺三方评审，记录问题与闭环。

样机验证：打样