1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. 并行计算/云计算

并行进位加法器原理与优化设计.pdfVIP

  • 0
  • 0
  • 约3.71千字
  • 约 4页
  • 2026-08-19 发布于北京
  • 举报

并行进位加法器原理与优化设计.pdf

    串行进位的并行加法器

    串行进位的并行加法器：把n个全加器串接起来，就可进行两个n位数的相加。

    串行进位又称为行波进位，每一级进位直接依赖于前一级的进位，即进位信

    号是逐级形成的。

    #与

    或C=AB+(AB)C

    与!iiiiii−1

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >