基于FPGA的(2,1,9)软判决Viterbi译码器的深度设计与高效实现.docxVIP

基于FPGA的(2,1,9)软判决Viterbi译码器的深度设计与高效实现

一、引言

1.1研究背景与意义

在现代通信系统中，通信的可靠性和有效性始终是追求的关键目标。通信可靠性是指在通信过程中能够无误地传递信息的能力，为了提高通信的可靠性，多种网络协议采用了不同的机制来保障数据的准确性，如SCTP协议支持多点通信的同时提供了面向消息的数据传输服务，从而增强了系统的鲁棒性；TCP协议通过序列号、校验和、确认应答(ACK)和超时重传等机制确保数据包不会丢失或者损坏。而通信有效性关注的是资源利用程度或者说性能优化层面的东西，像GBN协议允许多个连续序号未被确认之前继续向前推进新的数据单元直到达到窗口边界为止，SR协议则进一步改良，仅针对个别失败项单独处理而非整体回退整个批次项目。

然而，实际的通信信道往往存在噪声、干扰和衰落等问题，这会导致信号在传输过程中发生错误，严重影响通信质量。为了解决这一问题，纠错码技术应运而生。纠错码通过在原始信息中添加冗余信息，使得接收端能够利用这些冗余信息检测和纠正传输过程中出现的错误，从而提高通信的可靠性。

卷积码作为一种重要的纠错码，由Elias于1955年提出。与分组码不同，分组码是把k个信息比特的序列编成n个比特的码组，每个码组的n-k个校验位仅与本码组k个信息位有关，而与其他码组无关；卷积码的编码后的