CH9339 技术解析：双主机外设共享与PD快充的单芯片融合方案.docxVIP

CH9339技术解析：双主机外设共享与PD快充的单芯片融合方案

摘要

双主机外设共享硬件开发过程中，传统分立方案需要HUB芯片、PD控制器、切换逻辑器件多颗芯片组合，会出现BOM器件繁多、供电域相互交织、切换逻辑调试繁琐的工程痛点。CH9339以双上行USB3.2Gen1HUB硬件路由与Type?C?PD共域集成架构作为切入视角，采用10mm×10mmQFN?88封装，单芯片集成两组Type?C上行通路、五路USB下行端口、四组PD?PHY与RISC?V内核，既可以完成下行端口动态归属切换，同时具备跨主机剪贴板、文件、屏幕透传，集成PD协议处理能力。本文基于V1.0官方规格手册，从六大硬件隔离域、端口路由与虚拟透传流水线、多模式控制逻辑、PCB硬性落地准则、芯片硬件边界五大模块开展客观工程梳理。

一、六大隔离硬件全域拓扑与端到端数据流

1.1完整端到端数据流架构

两台主机分别接入PC1、PC2两路Type?C上行端口，USB3.0/USB2.0报文送入对应的上行PHY。双HUB控制器配合DSPORT硬件路由单元，将5路下行端口动态分配至任意一路上行主机，实现外设归属切换。独立DMA虚拟通道与RISC?V内核配合，不占用普通USB外设带宽，完成剪贴板、文件、画中画屏幕数据在两台主机之间交互。四组PD?PHY处理全部Type?C端口CC引脚信号，外接CH211高压芯片可以拓展