VHDL对象数据及运算符.pptxVIP

VHDL对象数据及运算符数字系统设计的硬件描述语言基础

Contents课程目录VHDL对象数据及运算符01VHDL数据对象体系02数据类型分类与特性03运算符体系与表达式构建

Chapter01VHDL数据对象体系信号·变量·常量的物理本质与建模规范

VHDLObjects信号(SIGNAL)定义与特性信号是硬件连线的抽象表示，具有全局可见性和延迟赋值特性，其状态变化遵循δ延迟模型，是构建时序电路的核心载体。FPGA芯片引脚—信号的物理载体VHDL编辑器—信号声明语法示例01对应实际电路中的物理连线或寄存器输出02状态变化存在固有传播延迟（δ延迟模型）03支持多驱动源解析（如总线结构）04声明格式：SIGNALname:std_logic05赋值符号=（区别于变量赋值:=）06作用域：整个架构体（architecture）可见

VHDL·VARIABLE变量(VARIABLE)定义与特性变量是进程内部的临时存储单元，具有即时赋值特性和局部作用域，适用于算法流程描述但无法直接映射为物理硬件。类比：变量如同CPU内部的临时寄存器ASSIGN赋值立即生效无传播延迟，顺序执行SCOPE局部作用域限定仅在进程或子程序内部PORT不可驱动端口无法直接映射物理硬件典型应用场景FORiIN0TO7LOOPtemp:=aXORb;next_sta