- 1
- 0
- 约2.15万字
- 约 67页
- 2026-09-07 发布于江西
- 举报
任务6.1基本RS触发器
任务6.2钟控RS触发器
任务6.3主从型JK触发器
任务6.4维持阻塞D触发器
2026-9-6
项目导入
时序逻辑电路与组合逻辑电路并驾齐驱,是数字电路两大重
要分支之一。时序逻辑电路的显著特点就是:电路任何一个时
刻的输出状态不仅取决于当时的输入信号,还与电路原来的状
态有关。时序逻辑电路的基本单元是触发器
任务6.1基本RS触发器
任务6.2钟控RS触发器
任务6.3主从型JK触发器
任务6.4维持阻塞D触发器
2026-9-6
项目导入
时序逻辑电路与组合逻辑电路并驾齐驱,是数字电路两大重
要分支之一。时序逻辑电路的显著特点就是:电路任何一个时
刻的输出状态不仅取决于当时的输入信号,还与电路原来的状
态有关。时序逻辑电路的基本单元是触发器
文档评论(0)