Xilinx FPGA原理与实践—基于Vivado和Verilog HDL5FPGA基本实践.pptxVIP

第五章FPGA基本实践;一组发光LED，在控制系统的控制下按照设定的顺序和时间来发亮和熄灭，这样就能形成一定的视觉效果。如果通过设计，实现LED灯依次点亮，那么就形成流水灯。

本节的内容就是设计这样的控制系统，实现12位流水灯，并进行仿真及下载到电路板验证。;1.状态及其变化

（1）状态

需要存储当前的状态，12个灯中有一个是亮的，定义12个触发器构成的12位寄存器ledtemp保存当前的状态。

（2）时钟

流水灯的流转时间设置为半秒钟（500ms/2Hz)比较合适，系统的唯一时钟来源是由电路板上的有源晶振所产生的时钟连接到FPGA，是50MHz的时钟clk,因此需做25,000,000分频。

（3）状态变化

将寄存器ledtemp的初始值设置为12b0000_0000_0001，divclk的每个上升边沿，对ledtemp进行向左移位，当移到12b1000_0000_0000之后，再次移位应移为12b0000_0000_0001。;5.1.1流水灯的关键设计;4.约束设计

一个时钟输入

12个数码管输出;5.1.2流程灯工程的VIVADO实现;5.1.2流程灯工程的VIVADO实现;5.1.2流程灯工程的VIVADO实现;编写约束文件代码

保存工程

综合

实现

生成比特流文件

下载到实验板测试;