5.2数码管动态显示实践.pptxVIP

第五章FPGA基本实践;显示驱动电路;如何显示123456;显示拨码开关的位置信息;1.时序设计

（1）设置每个数码管显示1毫秒比较合适，设计分频器将50MHz的时钟clk分频为1000Hz,需要50000分频。分频部分产生的分频后时钟为wire型变量divclk。

（2）必须记录当前显示的是哪个数码管，6个数码管共需采用3位寄存器存储位置信息。定义寄存器变量disp_bit来存储这一信息。每次divclk时钟上升沿将disp_bit加1，进入下一状态，并编程实现驱动下一个数码管。

（3）根据disp_bit的值（0,1,2,3,4,5），可是使用case语句组织代码，将对应拨码开关的值赋给一寄存器变量disp_dat，并驱动对应数码管。

（4）如果disp_dat发生变化，应该修改段码，因此做一个组合逻辑的always块实现当disp_bit发生变化后的译码工作。这样代码比较独立，清晰。;2.分频设计

要进行50000分频，采用计数器的方式，当计数值达到25000时令divclk翻转，这样divclk的一个周期就是50000个clk时钟周期。因此需要一个寄存器变量存储计数值，25000的十六进制是61A8为15位，因此需要15位以上的寄存器。

3.接口及约束设计

将数码管动态显示模块的时钟输入连接到FPGA的时钟输入接口。将8个拨码开关管脚链接到模块的8位拨码开