4.1.1时钟同步状态机及其设计流程.pptxVIP

4.1时钟同步状态机的设计

4.1.1时钟同步状态机及其设计流程

4.1.2时钟同步状态机设计方法构建序列发生器

4.1.3状态图直接描述法实现序列发生器

4.2同步计数器74x163的实现

4.3移位寄存器的实现和应用

4.3.174x194的实现

4.3.2使用74x194IP核实现11001序列发生器

;数字逻辑电路分为两大类。一类是组合逻辑电路(Combinationallogiccircuit)，一类是时序逻辑电路（Sequentiallogiccircuit）。

时序逻辑电路(Sequentiallogiccircuit)是具有记忆特性的，时序逻辑电路的输出不仅与当前的输入(Presentinputs)有关，而且还与当前的状态(Presentstates)有关。;电路状态转换的时间和节奏可以靠时钟（Clock）来控制。;4.1时钟同步状态机及其设计流程

;4.1时钟同步状态机及其设计流程

;时序电路的设计就是已知命题，设计出完成该命题的电路。时钟同步状态机的设计过程大致可以分为以下几个步骤：

（1）根据题目的逻辑要求，构造原始的状态图(Statediagram)或构造原始的状态/输出表（State/outputtable）。

（2）构建状态转移表，进行状态化简(Stateminimization)。

（3）根据状态转移表画卡诺