Xilinx FPGA原理与实践—基于Vivado和Verilog HDL2.3运算符.pptxVIP

第二章VerilogHDL语言与VIVADO

;在进行整数的除法运算时，结果要略去小数部分，只取整数部分；而进行取模运算时（%，亦称作求余运算符）

结果的符号位采用模运算符中第一个操作数的符号。

例如，-10%3?结果-1，11%-3?结果为2。

在进行算术运算时，如果某一个操作数有不确定的值x，则整个结果也为不确定值x。

;运算符-逻辑运算符;运算符-按位运算符;运算符-关系运算符;运算符-等式运算符;运算符-缩减运算符;运算符-移位运算符;运算符-条件运算符;运算符-拼接运算符

;运算符-拼接运算符

;运算符-运算符优先级;VerilogHDL语言与VIVADO