电子信息工程芯片公司集成电路工程师实习生实习报告.docxVIP

电子信息工程芯片公司集成电路工程师实习生实习报告

一、摘要

2023年7月1日至2023年8月31日，我在一家集成电路设计公司担任集成电路工程师实习生。核心工作成果包括参与完成一款低功耗射频芯片的功耗优化，将静态功耗从180mW降低至120mW，降幅达33%；协助完成5项电路仿真测试，通过率100%，测试数据偏差小于0.5%。期间应用CadenceVirtuoso进行电路设计，使用SPICE进行仿真验证，掌握了版图设计规则检查（DRC）和布局布线（LVS）流程，提炼出模块化设计可复用脚本，有效提升了电路调试效率。

二、实习内容及过程

2023年7月1日到8月31日，我在一家做射频芯片的公司实习，岗位是集成电路工程师。主要是跟着师傅学，搞懂RF前端电路设计那块儿。刚开始两周，看师傅怎么用CadenceVirtuoso画电路图，还帮着跑了几版LNA（低噪声放大器）的仿真，数据是S11参数和噪声系数，跟仿真值差得不多，就0.3dB以内。第三周开始独立负责一个功分器模块，目标是功率分配均匀，误差小于0.5dB。遇到问题比如寄生参数影响，就上网查资料，还跟师傅聊，最后版图布完，实测结果跟仿真对得挺齐，误差都在0.2dB上下。还有一次DC仿真不收敛，卡了好几天，我试着调整了迭代次数和收敛条件，最后搞定了，学到了怎么处理这类问题。期间还接触了版图设计，知道DRC检查的重要性，跑图的时候花了挺