第6章 时序逻辑电路-1.pptVIP

*不要求分析内部电路。要求：掌握逻辑符号和逻辑功能。会根据功能表使用器件，构成不同容量的计数器，或用级连的方法进行容量扩展。*各芯片时钟同步，用两个计数控制端CT实现级连控制。原则：两个CT都允许的情况下，有CP，才能计数。*异步电路一定要标明时钟！*异步电路充分体现时序电路的特点：时钟不到，触发器不会动！要点：异步时序电路的分析方法、过程及特点！*本例题必须掌握！**74290的实质：内部由两个完全独立的计数器构成。一个是二进制、一个是5进制。同时设有高电平有效的异步清零端和置9端。（所谓置9是按照Q3Q2Q1Q0的顺序来说的。）*通过外部连接将两个计数器级连起来，实现十进制计数。*序号原状态[S(t)]次态[N(t)]Q4Q3Q2Q1Q4Q3Q2Q100000000110001001020010001130011010040100010150101011060110011170111100081000100191001101010101010111110111100121100110