芯粒互联接口规范 第6部分：基于3D封装的物理层技术要求意见稿.docxVIP

GB/TXXXXX—XXXX

1

芯粒互联接口规范第6部分：基于3D封装的物理层技术要求

1范围

本文件规定了基于混合键合3D封装的芯粒互联接口的物理层技术要求，包括物理层接口规格、电气特性、冗余机制、物理布局、接口测试等。本文件涉及的3D封装工艺方法包括晶圆-晶圆堆叠（W2W）和裸芯片-晶圆堆叠（D2W），覆盖的芯粒堆叠形态包括DRAM-逻辑芯粒（DRAMonLogic）和逻辑-逻辑芯粒（LogiconLogic）。

本文件适用于基于混合键合3D封装的芯粒互联接口的设计、制造和应用。

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本（包括所有的修改单）适用于本文件。

GB/T9178集成电路术语

GB/T14113半导体集成电路封装术语

GB/T46280.1—2025芯粒互联接口规范第1部分：总则

3术语和定义

GB/T46280.1—2025界定的以及下列术语和定义适用于本文件。

3.1

基础控制器FoundationalController

在DRAMonLogic中，集成于逻辑芯粒（Logicdie）内的基础控制模块，Logicdie内DRAM控制器访问3