存储芯片的3D堆叠工艺研发进展与成本控制.docxVIP

存储芯片的3D堆叠工艺研发进展与成本控制

一、引言

随着数字经济的持续深化，千行百业的数字化转型催生了海量的数据存储需求，全球新增数据规模保持年均近五成的增速，存储芯片作为数据承载的核心硬件，其技术演进速度与成本水平，直接决定了整个数字基础设施的建设门槛与运行效率。在很长一段时间里，存储芯片的性能提升与成本下降都遵循摩尔定律的轨迹，通过平面制程的不断微缩，在单位面积晶圆上集成更多的存储单元，实现容量提升与成本下降的双重目标。但传统平面存储芯片依靠制程微缩提升密度的路径在十几纳米节点就已逼近物理极限，短沟道效应、单元间串扰、漏电流等问题导致继续微缩的边际成本快速攀升，摩尔定律在存储领域的平面演进路线几乎走到尽头（王阳元，2021）。

在这样的背景下，3D堆叠技术通过将存储单元从平面排布转向垂直方向的立体集成，把制程微缩的压力从平面光刻转移到纵向的薄膜沉积与刻蚀环节，成为后摩尔时代延续存储密度提升节奏的核心技术路线。经过近二十年的发展，3D堆叠工艺已经从最初的实验室原型发展为大规模量产的成熟技术，堆叠层数从最初的二十余层逐步攀升至数百层，支撑着消费电子、数据中心、人工智能等场景的存储需求。但随着堆叠层数的不断提升，工艺复杂度呈现非线性增长，设备投入、材料消耗、良率损失等成本持续走高，甚至出现了跨代工艺切换时单位容量成本不降反升的情况，技术迭代与成本控制的平衡成为全行业必须面对的核心命题