一、实验要求
1.1实验名称
简单的类MIPS单周期处理器实现–寄存器与内存
1.2实验目的
理解CPU的寄存器与内存
1.3实验范围
本次实验将覆盖以下范围
1.ISE的使用
2.Spartan-3E实验板的使用
3.使用VerilogHDL进行逻辑设计
4.Register的实现
5.DataMemory的实现
6.有符号扩展的实现
二、实验原理
2.1寄存器模块Register
寄存器是指令操作的主要
您可能关注的文档
最近下载
- 天津市好住房技术导则.pdf
- 17J610-1 特种门窗(一)图集标准.docx VIP
- Delta台达工业自动化HMI人机界面DOP-107BV硬件安装手册安装手册.pdf
- 江西省2025年下半年普通高中学业水平合格性考试通用技术一试卷(含答案).docx VIP
- 2026年青岛版四年级数学上册期中测试卷.docx VIP
- 【冀教版】八年级数学上册单元测试:第12章《分式和分式方程》单元测试(解析版).doc VIP
- 16J602-2 彩色涂层钢板门窗.docx VIP
- 2026-2031年中国鹅养殖行业市场调查研究与投资战略规划分析报告.docx VIP
- 心脏搭桥术后并发症护理个案.doc VIP
- 基层医疗机构抗菌药物合理使用培训.pptx VIP
原创力文档

文档评论(0)