芯片测试与DFT技术应用研究.pdfVIP

1.瑕疵：

1.过程中导致的一些，2.材料方面问题，封装过程中问题，以及电迁移导致的问题

因此需要进试，保证ok

2.DFT设计中就考虑test，不能通过port因为难度很大，成本很高（越早发现问题成本越低）

以测试阶段分类：

晶圆级测试CP--finaltest封装后测试--》boardtest板级测试

3.测试质量分析：

分析测试后的失效部分，

faultcoverage：可能探测到的fault/总的可能fault（决定于DFT的质量）

率（defectlevel）单位DPM百万分之x

4.soc的DFT策略和全测试的内容

SOC涉及到的测试问题：

单元（基于scan的测试），器与模拟模块（内建自测BIST），

硬核IP和软核IP（BIST,SCAN），封装与I/O）（边界扫描）

SOC的全面测试：

包括DC参数、基于scan测试、memory内建自测，logic内建自测，模拟测试、边界扫描

测试、功能模式测试，ESD测试，ETC

DC参数

测电学特