1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. 计算机辅助设计

Cadence版图设计技术培训课件PPT-Mixed Verilog VHDL simulation with NC(verilog)-Sim.pdfVIP

  • 0
  • 0
  • 约1.3万字
  • 约 27页
  • 2026-10-09 发布于湖北
  • 举报

Cadence版图设计技术培训课件PPT-Mixed Verilog VHDL simulation with NC(verilog)-Sim.pdf

    1

    MixedVerilog/VHDLsimulationwithNC-Sim

    義隆電

    王偉民

    29Aug2001

    2

    Agenda

    •OverviewofCadenceNC-Sim

    •SimulatingMulti-LanguageSource

    •MixedVHDLtestbench/VerilogGateLevelSimulation

    •Summary

    3

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >