DDR相位锁定环时钟驱动器技术特性分析.pdf

DDR相位锁定环时钟驱动器技术特性分析.pdf

DDR相位锁定环时钟驱动器

推荐应用:

DDR时钟驱动器

产品描述/特性:

2

•低偏斜、低抖动PLL时钟驱动器IC用

于功能和输出控制

•反馈引脚用于输入到输出同步

•扩频容限输入

•旁路模式多路复用器

开关特性:

•峰峰值抖动

(66MHz):120ps

•峰峰值抖动

(100MHz):75ps

•周期间抖动

(66MHz):120ps

•周期‑周期抖动(100MHz):65ps

•输出‑输出偏斜:100ps

文档评论(0)

1亿VIP精品文档

相关文档