中国航空工业集团FPGA暑期实习笔试真题.docxVIP

中国航空工业集团FPGA暑期实习笔试真题

考试时间：______分钟总分：______分姓名：______

一、选择题（请将正确选项字母填入括号内）

1.下列哪个不是组合逻辑电路的特点？

A.输出仅取决于当前输入

B.具有记忆性

C.无反馈回路

D.建立时间约束

2.一个D触发器，初始状态为0，输入信号D在时钟上升沿由0变为1，则次态Q为？

A.0

B.1

C.不确定

D.高阻态

3.在Verilog中，表示无符号整数的基类型是？

A.integer

B.reg

C.wire

D.real

4.下列哪个语句在Verilog中用于处理并发逻辑？

A.if-else

B.case

C.always

D.for

5.FPGA中的CLB通常指的是？

A.专用处理器核

B.嵌入式存储器块

C.基本逻辑单元

D.输入/输出块

6.以下哪个是时序约束的类型？

A.设置时序裕量（Set_Timing_Requirement）

B.网络延迟（NetDelay）

C.连接类型（NetType）

D.以上都是

7.有限状态