中国石化芯片前端竞聘笔试题及答案.docxVIP

中国石化芯片前端竞聘笔试题及答案

考试时间：______分钟总分：______分姓名：______

一、选择题

1.下列哪一项不是组合逻辑电路的特点？

(A)输出仅取决于当前输入状态

(B)具有记忆功能

(C)输出信号更新有延迟

(D)不受时钟信号控制

2.在Verilog中，用于表示无符号数的基元数据类型是？

(A)`reg`

(B)`wire`

(C)`int`

(D)`unsigned`

3.以下关于Verilog`always`块描述错误的是？

(A)块内信号赋值可以是阻塞的或非阻塞的

(B)时钟边沿触发或敏感列表指定的信号发生变化时，块内代码才会执行

(C)块内必须包含`posedgeclk`或`negedgeclk`等时钟控制语句

(D)可以根据需要设置块内的并行或串行执行特性

4.一个2输入的或门（ORGate）的真值表，其中输入A和B的可能取值组合有几种？

(A)2种

(B)4种

(C)8种

(D)16种

5.在数字设计流程中，静态时序分析（STA）主要目的是什么？

(A)检查电路的逻辑功能是否正确

(B)确保电路在给定约束下能够满足时序要求