中国能建FPGA社招笔试真题.docxVIP

中国能建FPGA社招笔试真题

考试时间：______分钟总分：______分姓名：______

一、选择题

1.下列逻辑门中，实现“若A为1，则Y为1；否则Y为0”功能的门是：

(A)AND

(B)OR

(C)XOR

(D)NOT

2.一个4位二进制加法器，其输出端需要考虑的进位信号数量是：

(A)4

(B)5

(C)6

(D)7

3.在Verilog/SystemVerilog中，用于声明一个只读变量的关键字是：

(A)reg

(B)wire

(C)parameter

(D)const

4.时序逻辑电路与组合逻辑电路的根本区别在于：

(A)使用的门电路不同

(B)是否包含存储元件

(C)输出是否依赖输入

(D)是否需要时钟信号

5.下列关于有限状态机（FSM）的描述中，错误的是：

(A)FSM具有有限个状态

(B)FSM在任一时刻只处于一个状态

(C)FSM的状态转换由当前状态和当前输入决定

(D)FSM必须有一个初始状态和一个或多个终止状态

6.在FPGA中，LUT（查找表）主要用于实现：

(A)信号传输

(B)存储数据

(