中国铁路工程集团FPGA竞聘笔试真题.docxVIP

中国铁路工程集团FPGA竞聘笔试真题

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共20分）

1.下列哪一项不属于FPGA的主要组成部分？

A.可编程逻辑块（CLB）

B.嵌入式块RAM

C.硬件乘法器

D.中央处理器（CPU）

2.在硬件描述语言中，Verilog和VHDL的主要区别之一在于其初始状态值。下列说法正确的是？

A.Verilog默认初始值为0，VHDL默认初始值为Z（高阻态）

B.Verilog默认初始值为U（未知），VHDL默认初始值为0

C.Verilog和VHDL都默认初始值为0

D.Verilog默认初始值为1，VHDL默认初始值为0

3.下列关于查找表（LUT）的描述，哪一项是错误的？

A.LUT是FPGA中实现组合逻辑函数的基本单元

B.一个LUT通常可以实现一个2输入的NAND或NOR函数

C.LUT的大小和数量是FPGA资源的重要组成部分

D.LUT是固定的物理电路，不能通过软件配置改变功能

4.在FPGA设计中，时序约束的主要目的是？

A.控制FPGA芯片的功耗

B.确保设计中的逻辑操作能在规定的时间内完成

C.减少FPGA综合后的