中国铁路工程集团数字IC设计实习笔试题及答案.docxVIP

中国铁路工程集团数字IC设计实习笔试题及答案

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共20分）

1.下列逻辑门中，具有记忆功能的器件是？

A.与门(ANDGate)

B.或门(ORGate)

C.非门(NOTGate)

D.D触发器(DFlip-flop)

2.一个4位二进制加法器，其输出端除了和（Sum）之外，还需要一个进位输出（CarryOut）。该加法器属于？

A.半加器(HalfAdder)

B.全加器(FullAdder)

C.编码器(Encoder)

D.译码器(Decoder)

3.在VerilogHDL中，用于描述组合逻辑电路的最常用语句是？

A.`always@(posedgeclk)`

B.`initialbegin...end`

C.`assign...`

D.`always#10...`

4.时序逻辑电路与组合逻辑电路最根本的区别在于？

A.使用的逻辑门类型不同

B.具有记忆元件（如触发器）

C.输出只与当前输入有关

D.功耗更低

5.一个由与非门构成的2输入D触发器