C前端设计工程师笔试题目与电路设计要点.pdfVIP

适用职位编号

CASH02ASICFront-endDesignEngineer(ASIC

前端设计工程师)

1.

使用图中已有的门电路实现以下表达式：new_WR_en

=entry

?

no_mask

wr_en

:

wr_en，其中WR_en、entry、no_mask为输入信号。

(2)

请设计一个电路，将时钟域1内的脉冲信号IN传递到时钟域2。

说明：(a)

两个时钟域的相对关系未知；(b)

脉冲IN的宽度未知，但远小于时钟域1内相邻两

个

脉冲的间隔。

(3)

设计一个占空比为1:1的三分频电路。

(4)请使用PMOS和NMOS实现Z

= AB|CD

(5)

以下两段代码（代码A和代码B）中，哪段在综合时会产生锁存器？请指出会产生锁存器的

代码

并稍作修改以避免产生锁存器。

代码A:

当

enable

或

ina

或

inb

发生变化时开始执行

if

(enable)

begin

data_out

=ina;

end

else

begin

data_out

≡inb:

end

代码

B：

输入

[3:0]data_in;

always

@

(data_in)

begin

case

(data_in)

0

:

out1=1

b1;

1,3

:

out2=1

b1;

2,4,5,6,7

: