微处理器应用2 MCS－51单片机的硬件结构.ppt

MCS－51单片机的硬件结构 MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） MCS－51单片机的硬件结构（2） 2 1 D Q CK /Q 读引脚 =0 读锁存器 写锁存器 内部总线 地址高8位 控制=1 引脚P2.X 控制=1 时，此脚作高8位地址A8—A15输出口：当输出 =1 时 1 0 截止 3 内部上拉电阻 1 =1 Vcc =1 P2.0—P2.7: 双向I/O （内置了上拉电阻） 寻址外部程序存储器时输出高8位地址；不接外部程序存储器时可作为8位准双向I/O口使用。 2 1 D Q CK /Q 读引脚 =0 读锁存器 写锁存器 内部总线 地址高8位 控制=1 引脚P2.X 0 1 导通 3 内部上拉电阻 0 =0 Vcc =0 控制=1 时，此脚作高8位地址A8—A15输出口：当输出 =0 时 P2.0—P2.7: 双向I/O （内置了上拉电阻） 寻址外部程序存储器时输出高8位地址；不接外部程序存储器时可作为8位准双向I/O口使用。 P3.0—P3.7: 双功能口（内置了上拉电阻） 它具有特定的第二功能。在不使用它的第二功能时它就是普通的通用准双向I/O口。 2 1 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 第二功能输出 引脚 P3.X 3 内部上拉电阻 Vcc 第二功能输入 4 P3 2 1 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 第二功能输出 （WR，RD，TxD） 引脚 P3.X 3 内部上拉电阻 Vcc 4 第二功能输出时，内部自动 D=1 1 1 1 反相器 P3.0—P3.7: 双功能口（内置了上拉电阻） 它具有特定的第二功能。在不使用它的第二功能时它就是普通的通用准双向I/O口。 2 1 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 此端自动＝1 引脚 P3.X 3 内部上拉电阻 Vcc 第二功能输入（RxD，T0，T1，INT0，INT1） 4 第二功能输入时，信号经缓冲器4 直接进入内总线 1 1 1 0 截止 P3.0—P3.7: 双功能口（内置了上拉电阻） 它具有特定的第二功能。在不使用它的第二功能时它就是普通的通用准双向I/O口。 P3口第二功能表（P.26 表2－3） RD: 读外设控制信号输出端 P3.7 WR: 写外设控制信号输出端 P3.6 T1: 外部计数脉冲输入端 1 P3.5 T0: 外部计数脉冲输入端 0 P3.4 INT1: 外部中断申请输入端 1 P3.3 INT0: 外部中断申请输入端 0 P3.2 TxD: 串行口发送数据输出端 P3.1 RxD: 串行口接收数据输入端 P3.0 第 二 功 能 引 脚 串行 UART 串行通讯本身又分为两种基本方式： 异步传送 同步传送 所谓同步传送就是去掉异步传送时每个字符的起始位和停止位的成帧标志信号，仅在数据块开始处用同步字符来指示，如图所示。很显然，同步传送的有效数据位传送速率高于异步传送，可达50千波特，甚至更高。其缺点是硬件设备较为复杂，因为它要求要有时钟来实现发送端和接收端之间的严格同步，而且对同步时钟脉冲信号的相位一致性还要求非常严格，为此通常还要采用“锁相器”等措施来保证。 在异步传送中，每一个字符要用起始位和停止位作为字符开始和结束的标志，它是以字符