基于单片机和CPLD的同步发电机自动准同期装置设计.pdfVIP

第27卷第8期 电力自动化设备 V01．27No．8 ElectricPowerAutomation @2007年8月 Equipment Aug．2007 基于单片机和CPLD的同步发电机 自动准同期装置设计 张晓英，党存禄，王树东 (兰州理工大学电信学院，甘肃兰州730050) 摘要：同步发电机的并列操作是电厂的一项重要而频繁的操作。为了避免并列时冲击电流过大，要 求并列时断路器两侧电压的幅值差、频率差和相角差都在允许范围内，否则对发电机进行相应的调 期装置进行了研究。硬件结构分为8个模块：采用结构化编程思想进行了软件设计。该装置结 构简单，可靠性高，便于维护，实现了自动测频、测压和测相角，并实现了“智能”调频、调压；同时提 供了便捷的人机交互界面，使得参数设置简单灵活。 关键词：自动准同期；AT89S52单片机；CPLD；自动测量；智能调频；智能调压 中图分类号：TM762．3 文献标识码：B 计数器来设计同步发电机自动准同期装置．简化了 0引言 结构、提高了系统可靠性。 同步发电机的并列操作是电厂的一项重要而频 1准同期装置硬件设计 繁的操作。一般采用准同期并列方法将发电机投 入系统运行[11。准同期并列的条件是待并发电机电 该同步发电机自动准同期装置以AT89S52单 压与电网电压的幅值差、频率差在允许范围内，相角 差等于零之前的一段时间发出合闸命令，使合闸瞬间 人机交互、输入、输出、相角差显示、RS一485通信、 相角差为零。当压差和频差不在允许范围内时．对 电源等8个模块。硬件原理图如图1所示。 发电机进行相应的调频、调压控制口。3]。微机自动准 1．1 CPU模块 同期装置大多仅采用单片机实现[4巧]。由于发电机 自动准同期装置在测量发电机频率、系统频率、相位 的CMOS8位微控制器，采用12M的晶振．使用片 差及输出的升压、降压、升频、降频等控制信号时，均 内8K程序存储器和256×8bit内部RAM，该单片机 需使用定时器、计数器，而单片机内的定时／计数资 源是远远不够的，这就要在单片机外扩展定时器、计 具有看门狗功能，有效地节省了I／0端口，单片机外 数器。以往的研究多采用多片可编程定时／计数 部设置了上电复位电路和按键复位电路。模块 器8253，使电路过于复杂并且稳定性不佳‘71。这里 提出采用复杂可编程逻辑器件CPLD(CoInplex址、数据共用。另外，模块中的ADC0809将输入的 模拟量转换成数字量送入单片机进行处理。 ProgrammableLogicDevice)扩展单片机的定时器和 图1同步发电机自动准同期装置硬件原理图 Block automatic deVice Fig．1 diagr锄ofgenerator quasi—synchrDIlizing 收稿日期：2006—11一17：修回日期：2007一02—28 基金项目：甘肃省中青年基金项目(ZS032一B25—027) 万方数据 1．2 CPLD模块 CPLD模块的核心器件采用A1tera公司的EPM DATAIN[7～O]