EDA技术第一、二章_概述.pptVIP

概述 EDA技术及其发展历程 硬件描述语言简介 可编程器件(PLD)的分类及简介 Altera FPGA器件简介（FLEX10K） FPGA设计流程 EDA技术及其发展历程 EDA: Electronic Design Automation CAD阶段：20世纪60年代中期到80年代初 CAE阶段：20世纪80年代初到90年代初 EDA阶段：20世纪90年代以来 硬件描述语言简介 VHDL Verilog HDL System C System Verilog 可编程器件（PLD）的发展 PLD的分类 PROM PROM PLA PAL PAL GAL GAL的基本门阵列结构和PAL相同 最多有8个或项，每个或项最多有32个与项 GAL和PAL的输出结构不相同 EPLD和CPLD CPLD至少包含三种结构：可编程逻辑宏单元、可编程I/O单元和可编程内部连线。 FPGA的结构 基于乘积项的FPGA 基于查找表的FPGA 基于查找表的FPGA的基本结构 什么是查找表？？？ 基于查找表的FPGA的基本结构 Altera FPGA 简介（FLEX10K） 嵌入式可编程逻辑器件 采用可重构的CMOS SRAM工艺 集成度达到25万门 FPGA的设计流程 FPGA设计方法 自下而上的设计方法 自上而下的设计方法 自上而下的设计方法 行为描述 寄存器传输（RTL）方式描述 逻辑综合 FPGA设计流程 FPGA设计流程 基于IP的设计 FPGA厂家及其第三方预先设计好的某些通用的、具有自主知识产权的功能模块，叫做IP模块。 利用IP模块可以更快、更可靠地完成系统设计 * * 70年代 80年代 90年代 PROM 和PLA 器件 改进的 PLA 器件 GAL器件 FPGA器件 EPLD 器件 CPLD器件 内嵌复杂 功能模块 的SoPC 与阵列 （不可 编程） 或阵列 （可编程） … … … 0 A 1 A 1 - n A 0 W 1 W 1 - p W 0 F 1 F 1 - m F PROM 的基本 结构: 逻辑函数 表示: PROM的阵列结构图 PLA阵列结构图 0 A 1 A 1 F 0 F PAL阵列结构图 逻辑宏单元 输入/输出口 输入口 时钟信 号输入 三态控制 可编程与阵列 固定或阵列 查找表（Look Up Table，LUT）本质上就是一个RAM。 实际逻辑电路 LUT的实现方式 ??????????????????????????????????????????????????????????????????????????????????? ???????????????????????????????????? a,b,c,d 输入 逻辑输出 地址 RAM中存储的内容 0000 0 0000 0 0001 0 0001 0 .... 0 ... 0 1111 1 1111 1 . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC EAB EAB 嵌入式 阵列块 逻辑阵列块 (LAB) 逻辑单元 快速通道互连 FLEX 10K系列FPGA结构图 逻辑阵列LAB结构 数据1 Lab 控制 3 LE 输出 进位链 级联链 查找表 (LUT) 清零和 预置逻辑 时钟选择 进位输入 级联输入 进位输出 级联输出 Lab 控制 1 CLRN D Q 数据2 数据3 数据4 Lab 控制 2 Lab 控制 4 逻辑单元LE结构 设计准备 器件编程 设计输入 ◆原理图 ◆硬件描述语言 ◆波形图 设计处理 ◆优化、综合 ◆适配、分割 ◆布局、布线 器件测试 功能仿真 时序仿真 * *