计算机EDA设计实验教程.pptVIP

内容概要 实验目的 了解电子抢答器的原理。 掌握异步时序逻辑电路的使用方法。 实验要求 设计一个8路抢答器电路 有8个抢答按钮 ，一个复位按钮，每次开始抢答前由竞赛主持者按下复位按钮，使抢答器电路复位到初始状态。用七段数码管显示最先按下抢答按钮的参赛者的序号。 实现编程下载 编程器件为EP1C12Q240C8。使用实验箱上的8位按钮开关键1~键8实现抢答功能；采用未经过消抖的按钮开关键9实现复位；用7段码显示数码管（共阴级）数码1显示最先按下抢答按钮的参赛者的序号 。 实验指导 抢答器原理 在抢答比赛时指出最先按下抢答按钮的参赛者，只有他才能获得答题的机会 。 从原理上来说抢答器的功能就是判断最先产生的抢答信号来自哪一条信号线，并用指示灯或数码管显示出来 。 为判断最先产生的抢答信号的来源，首先要把所有的抢答信号都引到同一个逻辑电路中，在初始状态下，各个信号都处于无效状态，最先产生的抢答信号应能够把它的信息“写”入电路中用以保存信号源头信息的寄存器；最先产生的抢答信号还应使其它后来产生的抢答信号无法改变寄存器的值，这样在抢答结束时就可根据寄存器的状态判断是哪位选手最先按下抢答器的。 设计思路 整个电路可划分为三部分：采样电路、门控电路和译码器。 （1）采样电路 功能：对抢答信号进行采样。 由于不知道抢答信号产生的时刻，所以必须采用异步时序逻辑电路。 如果采用同步时序逻辑电路采样，则无法分辨在一个时钟周期内先后到来的两个信号。 可使用基本RS触发器RSFF（即直接置位、复位触发器）完成采样功能。在每条抢答输入信号线上接一个RSFF，哪个触发器翻转了，就说明哪条信号线上来了抢答信号。 图6-1 基本RS触发器RSFF 表6-1 基本RS触发器的特性表 本实验采用的8位按钮开关均为琴键式按钮开关，为高有效，将每个抢答器按钮的输出信号经过一个反相器后接到RSFF的置位端/Sd 。 开始抢答前，如无人按抢答按钮，每个RSFF的置位端/Sd为“1”；这时须由主持人按复位按钮，使RSFF复位端/Rd为“0”，根据上表，RSFF被置“0”。 主持人宣布“开始”，竞赛选手按下抢答按钮，假定s1信号最先产生，则其对应的RSFF的置位端/Sd变为“0”；而此时复位信号resetn为“1”，则RSFF的复位端/Rd为“1”，根据上表，此RSFF被置“1”，即寄存了最先按下抢答器的信号。 （2）门控电路 功能：使最先产生的抢答信号禁止其他触发器翻转 。 这可通过简单地在输入信号线上串联一个门控电路来实现。 门控电路为一个8输入与非门，其输入来自8个RSFF的/Q输出 。 门控电路的输出分别与来自抢答器的反相信号一起，各送入一个或门，每个或门的输出作为每个RSFF的/Sd信号。 （3）译码器 功能：驱动七段数码管，向竞赛主持者显示最先产生抢答信号的抢答器的序号。 注意在抢答结束后，采样电路中只有一个RSFF触发器翻转 ，即同一时刻只有一个信号有效。 当8个RSFF的Q输出均为“0”时，即在复位状态下，或是无一人抢答时，则没有一个抢答信号有效，则译码器输出应为4h0，数码管显示0；如果译码器有非法输入，即有多个抢答信号同时有效时，译码器输出应为4h0，则数码管也显示0。 译码器仿真波形 整个抢答器电路结构框图 （4）按钮消抖电路 由于键9未经过消抖，所以上图中的resetn信号还应接入按钮消抖电路button.v，其输出再接每个RSFF的复位端。 按钮消抖电路的设计思路参见实验二 。 当按钮按下，电路输出一个持续时间一定的有效信号。在此期间，即使按钮有几个连续的负脉冲，电路输出仍保持低电平，从而屏蔽掉按钮的抖动。 按钮消抖电路仿真波形 顶层图形文件qdq.bdf 顶层图形文件qdq.bdf（续） 输入和输出信号 输入信号 s1~s8：由8个抢答按钮产生的输入信号（高有效）； resen：复位信号（低有效），复位所有RSFF； clk：时钟信号，T=1ms 输出信号 out[3..0]：接七段数码管的译码器输入端，以驱动数码管。 实验内容 采用图形输入方式或Verilog HDL语言设计8路抢答器电路。 进行原理性分析，看整个电路能否稳定可靠地完成预期的功能。 其中采样电路和门控电路可以直接采用图形输入方式，也可以采用Verilog HDL语言来描述 采样电路除用RSFF来实现外，还可以考虑用DFF或T’FF来实现。试用不同的方案设计本实验。 对顶层图形文件（qdq.bdf）仿真验证 具体仿真要求 复位：先使复位信号为一段负脉冲，并使所有抢答信号均为“0”。观察所有RSFF的输出，门控信号以及译码器输出信号的变化。 在复位信号变为“1”后，使某一抢答信号最先有效，即为一正脉冲，稍后，使其他抢答信号