7-集成电路版图设计.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 有源层电阻(续) P+扩散分别与有源区形成P+有源层电阻。有源层通过接触孔与第一层金属连接，金属构成有源层电阻的两个电极。 P+有源层电阻的方块电阻值为153.4欧姆，每个接触孔形成的电阻为118.5欧姆。电阻一般为几百到几千欧姆。 P+有源层电阻俯视图 阱区电阻 为了引出N阱电阻的两个电极，在N阱中进行N+扩散，该扩散区与有源层形成N型有源区，有源区再通过接触孔和金属连接形成欧姆接触，金属构成了电阻的两个电极。 N阱电阻的方块电阻值为1011欧姆，该电阻一般在几kΩ到几百kΩ。 电容(Capacitance) TSMC_0.35?m工艺制作的电容是一种结构简单的MIM电容，该电容由三层介质组成： 导电层作为下电极 绝缘层作为平板电容两电极间的介质 导电层作为上电极 电容计算公式 其中，area是两导电层重叠区域的面积，Carea[fF/?m2]是单位有效面积的电容量, perimeter 是两导电层重叠区域的周长，Cfringe[fF/?m]是单位长度电容量。电容的可变参数为：两导电层重叠区域一边的长度(y[λ])、电容值(Ctotal[F])。 互连(Interconnect) 在TSMC_0.35?m的集成电路工艺流程中，不同导电层之间由绝缘介质隔离。导电层之间的相互连接需要通过打孔实现。 有源层、多晶硅(Poly)和第二层多晶硅(Electrode)都通过接触孔(Contact) 与第一层金属(Metal1) 连接。 (a)多晶硅和第一层金属 (b) 第一和第二层金属 (c) 第二和第三层金属连接的俯视图 焊盘(Pad) 电路的输入和输出需要通过适当的导体结构（焊盘）来实现与外部电路的连接，它同时用于电路的在芯片测试。焊盘的尺寸通常远大于电路中其它的元器件，焊盘的尺寸是固定的。 焊盘 的俯视图 * 7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交 第7章 版图设计 2007-10-18 7.4 电学设计规则 电学设计规则给出的是将具体的工艺参数及其结果抽象出的电学参数，是电路与系统设计、模拟的依据。 几何设计规则是图形编辑的依据 电学设计规则是分析计算的依据 几何设计规则是设计系统生成版图和检查版图错误的依据 电学设计规则是设计系统预测电路性能（仿真）的依据。 * * 电学设计规则描述 衬底电阻 掺杂区薄层电阻 多晶硅薄层电阻 接触电阻 电容（单位面积电容） 综合参数 阈值电压 击穿电压 导电因子 * 7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交 第7章 版图设计 7.5 布线规则 电源线与地线：梳状走线、金属布线 长信号线避免平行走线 压点位置 根据电气特性要求选择布线层 * * 7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交 第7章 版图设计 7.6 版图设计 1. 版图设计环境建立数据库通道，确定版图与工艺对应关系。 2. 芯片版图布局 布局图应尽可能与电路图一致 设计布局图的一个重要的任务是安排焊盘 集成电路必须是可测的 限幅放大器的系统框图 限幅放大器的版图布局 3. 元件布局与布线 利用版图编辑工具设计版图的基本步骤 1) 运行版图编辑工具，建立版图文件； 2) 在画图窗口内根据几何参数值调元器件和子单元的版图； 3) 在不同的层内进行元器件和子单元之间的连接； 4) 调用DRC程序进行设计规则检查，修改错误； 5) 调用电路提取程序提取版图对应的元件参数和电路拓扑； 6) 与分析阶段建立的电路图文件结合进行版图与电路图对照分析，即LVS（Layout-vs-Schemetic）。 7) 存储版图文件，供今后修改和重用。 CMOS差动放大器单元电路设计版图的过程 画出两只?MCS3并将它们的栅、漏和源极互连 画L型金属线作地线 画出两只?MN1 并将它们的栅、漏和源极互连 CMOS差动放大器单元电路设计版图的过程 依次画出R1、并联的两只?MSF1和并联的两只?MCF1以及偏压等半边电路版图 CMOS差动放大器单元电路设计版图的过程 CMOS差动放大器单元电路设计版图的过程 通过对图中半边版图