毕业设计：吉林大学CPLD实践实习报告.doc

吉林大学CPLD实践 实习报告 学 院：仪器科学与电气工程 专 业：测控技术与仪器 年 级： 姓 名： 学 号： 时 间：2010-09-17——2010-09-18 实验台号：No.1 第一部分：基本实验 实验一：七段译码器显示 一、实验目的： 1、 学习基于VHDL 语言设计组合逻辑。 2、 学习VHDL 语言的编程规范，初步养成良好的编程习惯。 二、实验要求： 基于VHDL 语言设计实现设计一个 7 段数码管显示译码器，并用4 位拨码开关和数码管验证其功能。 二、实验仪器设备： 微机一台（Windows XP 系统、安装QuartusⅡ等相关软件）、CPLD 学习板一块、5V 电源线一个、下载线一条。 四、设计内容： 1、硬件连接图 为了共用外围器件，可以采用4 位拨码开关和1 个4 位共阳数码管 来验证设计，硬件连线图如下。 2、实验过程： （1） 程序设计： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity exam1 is port(ip:in std_logic_vector(3 downto 0); op:out std_logic_vector(7 downto 0)); end exam1; architecture a of exam1 is begin process(ip) begin case ip is when0000=op when0001=op when0010=op when0011=op when0100=op when0101=op when0110=op when0111=op when1000=op when1001=op when1010=op when1011=op when1100=op when1101=op when1110=op when1111=op when others=op end case; end process; end a; （2） 编译 对文件seg7.vhd 进行编译综合及管脚分配后，执行一次全编译。 （3） 仿真 使用QuartusⅡ对其进行仿真。 （4）下载调试 利用 QuartusⅡ的Programmer将编译好的pof文件下载到EPM240当中。下载完成后，改变4位拨码开关的输入状态，观察数码管显示情况是否符合设计要求。如不符合，重复以上步骤。 五、实验结果阐述： 本实验要求达到结果是让8421BCD码能够转化为相应的十进制码输出，经过实验，最后的调试结果如下： 输入BCD码 数码管显示 0 0 0 0 0 0 0 0 0 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 通过上述的情况观察，达到本次实验的要求，实验成功。 六、课后是考题： 若数码管为共阴极，设计代码应如何改动？ 答：若数码管改为了共阴极，应该把赋值代码的0、1调换或者在前面整体取反。 实验二：8421BCD 码加法器 一、实验目的： 1、 学习基于VHDL 语言设计组合逻辑。 2、 学习VHDL 语言的编程规范，初步养成良好的编程习惯。 二、设计要求： 8421BCD 码加法器与一般二进制加法器的运算规则一样，不同的是，需要对 相加以后的结果进行变换，保证相加之后的结果仍然为8421BCD 码。实现可以分两步完成：首先将两个BCD 码按照二进制相加，然后将得到的二进制数转换为8421BCD 码。利用用VHDL语言设计实现一个8421BCD 码加法器，并设计硬件电路进行验证结果的正确性，要求结果用数码管显示出来