4 集成触发器-国防科大.pptVIP

4.4.1 主从RS触发器 电路结构： 电路用互补的时钟源控制两片同步RS触发器。 后级为从触发器：时钟信号为 ，输入 、 ，输出为 Q和 。 前级为主触发器：时钟信号CP，输入R、S，输出 、 。 即主触发器的输入为整个主从触发器的输入，而从触发器的输出为整个主从触发器的输出。 S和R的信号可以送入主触发器，主触发器工作，从触发器时钟源 为低电平状态，从触发器输出保持不变； 主触发器保持，从触发器工作。主触发器的输出 、 可以送入从触发器。 当CP=1时， 当CP=0时， 在CP=0维持期间，主触发器关闭，从触发器打开，主触发器不再接收输入信号，即使输入R、S发生了变化，主触发器的输出仍然是原先的 、 （CP由高电平变为低电平瞬间的状态）。 因此，这种结构的主从触发器是在时钟源CP的下降 沿触发的 。 注意： 因为输出信号Q、 和输入信号S、R在时间上是有延时的， “﹁”表示延时。 时钟源输入端使用小圆圈表示这类主从触发器是下降沿触发的。 对于下降沿（上升沿）触发的主从RS触发器，输出状态只在CP下降沿（上升沿）时才可能发生翻转。 主从RS触发器的逻辑符号 ： 即在一个CP的作用下输出最多翻转一次，有效的避免了“空翻”现象。 当CP=1时，主触发器打