第十四课分频电路的设计1.ppt

EDA 技术 第十四课 VHDL----语法入门(11) 第十四课 VHDL----语法入门(11) 由Ｄ触发器构成的移位寄存器电路的设计 第十四课 VHDL----语法入门(11) * * 任课教师： 畅福善 课前复习: EDA 技术 触发器的应用 １、由Ｄ触发器构成的延迟电路的设计 ２、由Ｄ触发器构成的微分电路的设计 ３、可逆计数器电路的设计 ４、同步计数器电路的设计 计数器可以作为分频器但是只能分成2的整数倍若要分成5它就受到局限这节课主要研究的分频器则能更好的解决所需要的任意信号 课程内容： EDA 技术 1、 分频电路的设计 2、 移位寄存器的设计 加法分频电路设计 减法分频电路设计 积分分频电路的设计 加法分频电路设计 6分频 -- ******************************************** LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; --********************************************* ENTITY FPQ_6 is PORT( CP : IN STD_LOGIC; Result : OUT STD_LOGIC ); END FPQ_6; --********************************************* ARCHITECTURE a OF FPQ_6 IS SIGNAL RST : STD_LOGIC; SIGNAL QN : STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN PROCESS (CP,RST) -- *** COUNTER BEGIN IF RST = 1 THEN QN = 000; --Reset Counter ELSIF CPevent AND CP=1 THEN QN = QN + 1; --COUNTER + 1 END IF; END PROCESS; RST = 1 WHEN QN = 6 ELSE -- RESET COUNTER 0; Result = QN(2); -- Result Output END a; 注意其来源 N进制分频器改此数即可,同时矢量序列调整为2的x次方大于等于N即可 减法分频电路设计 6分频 -- ******************************************** LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; --********************************************* ENTITY FPQ_62 is PORT( CP : IN STD_LOGIC; Result : OUT STD_LOGIC ); END FPQ_62; --********************************************* ARCHITECTURE a OF FPQ_62 IS SIGNAL SET : STD_LOGIC; SIGNAL QN : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS (CP) -- *** COUNTER BEGIN IF SET = 1 THEN QN = 0101; -- Set Counter ELSIF CPevent AND CP=1 THEN QN = QN - 1; -- COUNTER - 1 END IF; END PROCESS; SET = QN(3); Result = QN(2); -- Result Output EN