电子钟课程设计 基于VHDL的电子钟的设计.doc

电子技术课程设计报 设计题目： 目 录II的介绍-------------------------------------------------------------------------------4 2 设计构想 2.1 实验过程----------------------------------------------------------------------------------------5 2.2 设计结构----------------------------------------------------------------------------------------5 3 计时模块 3.1 各功能模块设计-------------------------------------------------------------------------------5 3.1.1 计数器------------------------------------------------------------------------------------------5 4 设置模块 4.1 时间设置模块----------------------------------------------------------------------------------10 4.1.1 二选一数据选择器------------------------------------------------------------------------10 5 显示模块 5.1 时间显示模块---------------------------------------------------------------------------------11 6 顶层电路VHDL设计 6.1 顶层电路VHDL程序设计-----------------------------------------------------------------13 6.2 调试与操作说明摘 要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。电路通过使用数字元件，来构成完成二十四小时的数字钟设计，并且将译码器和选择器配合使用来完成动出。此外，控制用来控制电路，使得该电路可以完成保持、清零、时间、等一系列的功能。DA的介绍 EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。????????利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。?????????现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。EDA 设计可分为系统级、电路级和物理实现级。1）VHDL语言????????超高速集成电路硬件描述语（VHSIC Hardware Deseription Language，简称VHDL），是IEEE的一项标准设计语言。它源于美国国防部提出的超高速集成电路（Very High Speed Integrated Circuit，简称VHSIC）计划，是ASIC设计和PLD设计的一种主要输入工具。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在