数电课程设计报告_简易数字钟.docVIP

数字电路及系统设计课程 设计报告 简易数字钟 目录 第一章设计指……………………………………………………………4 1.1设计目的……………………………………………………………… 4 1.2设计要求………………………………………………………………4 1.3硬件环境………………………………………………………………4第二章 系统概述………………………………………………… .. ……2.1设计思想………………………………………………………….. …2.2可行性论证…………………………………………….………………2.3各功能的组成…………………………………………………………2.4总体工作过程…………………………………………………………第三章 单元电路设计与分析……………………………………………3.1各单元电路的选择……………………………………………………3.2设计及工作原理分析…………………………………………………第四章 电路的与调试…………………………………... …………4.1 遇到的主要问题………………………………………………….. …4.2 现象记录及原因分析……………………………………………. …4.3 解决措施及效果 ……………………………………………………4.4 功能的测试方法步骤设备录的数据……………… ……………………………………………………………………18第章 结束语……………………………………………………………6.1对设计题目的结论性意见及进一步改进的意向说明………….. ….2 总结设计的收获与体会…………………………………………. …第七章 总图与单元图……………………………………………………22 摘要： 在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事及旅行带来烦恼。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和设计仿真实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用quartus电子仿真设计软件。且由于数字钟电路包括组合逻辑电路和时序电路，通过它的制作过程可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。数字电子钟有下几部分组成：分频器、脉冲发生器、校正电路、60进制的秒、分计时计数器和24进制计时计数器以及分、时的7段共阴译码显示部分等。考虑到目前的专业知识有限，对单片机的学习较浅，所以采用集成逻辑电路设计具有能实现时、分、秒计时功能和定点报时功能的数字电路设计，计时模块采用时钟信号触发，不需要程序控制。 第一章 设计指标.1设计目的 （1）掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计与测试方法。 （2）进一步巩固所学的数字电路理论知识，提高运用所学知识分析和解决实际问题的能力，检验自我的创新与实践能力。 （3）掌握数字钟的设计与调试方法。 （4）培养完成综合完整的实验报告的能力。 1.2设计要求 设计一个简易数字钟，要求具有整点报时和校时功能 （1）以4位LED数字管显示时、分，时为二十四进制，分为六十进制。 （2）时、分显示数字之间一小数点间隔，小数点以1Hz频率50%的占空比的亮、灭规律表示秒计时。 （3）整点报时采用蜂鸣器实现。每当整点前控制以低频鸣响4次，响1秒，停1秒，直到整点前1秒以高频响一秒，整点事结束。高低频率相差一倍，一般低频可选500Hz或1KHZ，高频可选1KHZ或2KHZ。 （4）采用两个按键分别控制“校时”或者“较分”。按下校时键时，时显示值以0~~23循环变化；按下“较分”键时，分显示值以0~~59循环变化，但时显示值不能不能变化。 1.3硬件环境 系统可以在DE2开发板或者LP——2900开发装置上实现，控制部分采用FPGA设计。本次设计以LP——2900实现简易数字钟的电路设计。 下图为LP——2900装置上的6个LED数码显示器、校时按键、整点报时电路的控制信号连接关系。LP——2900装置上的6个LED数码显示器连接成动态扫描方式，本设计需要4位LED数码显示。 LP—2900开发装置FPGA与数字钟的接口关系 第二章 系统概述2.1设计思想2.2可行性论证2.3各功能的组成74162扩展连接，设计六十进制的计数