时序逻辑电路(调整序列码)培训课件.ppt

第六章 时序逻辑电路 第一节 寄存器 第二节 计数器 第三节 一般时序电路 时序电路的状态表和状态图 状态图 §1 寄存器 4、集成寄存器举例：74LS175 （2）电路（4位，右移，JK触发器构成） （3）移入数据可控的并行输入移位寄存器 3、双向移位寄存器 ② 194应用举例： §2 计数器 本节内容： 3电路 （3）异步二进制可逆计数 （2）其它集成十进制计数器（略） 1、计数容量小于集成芯片容量时，采用复位法和置位法。 时序图 计数容量小于集成芯片容量时计数方法总结： 1、用74LS290实现12归1 五、主要应用 §3 一般时序电路 一、一般同步时序电路的分析 设计举例： 本章要求 例2 （2）状态化简：合并等价状态。 列表法状态化简（了解） 例：已知原始状态表进行化简。（P175） 举例：分析已知逻辑电路图（P168） 存贮部分: 2个JK触发器; 组合部分: 由与非门、异 或门、反相器构成。 （1）组成： J0=K0=1， J1=K1=X⊕Q0 （2）组合输出： 控制函数： Q0 Q1 （3）状态真值表和次态真值表 J0=K0=1，J1=K1=X⊕Q0 列出输入及触发器状态的各种组合。 求出相应的输出及次态。 如： 由XQ1Q0=000 求出:Z＝0 J1=0 K1=0 由J1=K1 =0 → Q1n+1 =0 由J0=K0=1，→ Q0n+1 =1 （3）状态真值表和次态真值表 J0=K0=1，J1=K1=X⊕Q0 列出输入及触发器状态的各种组合。 求出相应的输出及次态。 如： 由XQ1Q0=011 求出:Z＝1 J1=1 K1=1 由J1=K1 =1 → Q1n+1 =0 由J0=K0=1，→ Q0n+1 =0 （3）状态真值表和次态真值表 J0=K0=1，J1=K1=X⊕Q0 列出输入及触发器状态的各种组合。 求出相应的输出及次态。 如： 由XQ1Q0=111 求出:Z＝0 J1=0 K1=0 由J1=K1 =0 → Q1n+1 =1 由J0=K0=1，→ Q0n+1 =0 余类推。 （4）状态表和状态图 由状态真值表和次态真值表可得状态表和状态图 状态表 ① 如：原态＝00时， X＝0：次态＝01,Z＝0； X＝1：次态＝11,Z＝1。 ②余类推 （4）状态表和状态图 由状态真值表和次态真值表可得状态表和状态图 状态图 状态表 Q1Q0 X/Z Q0 CP X Q1 Z Z’ ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ 0 0 0 0 若Z’＝ZCP时的波形，见书P169 ⑨ 0 1 0 0 0 0 1 0 0 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 （6）功能： JK触发器构成的同步可逆 四进制计数器， X=0加计数，X=1减计数。 （5）时序图 Q1Q0 X/Z 触发器数目一般等于编码位数n。 （1）分析功能要求，建立原始状态图、状态表； （2）状态化简（消去多余状态，得最简状态）； （3）进行状态分配（编码）得二进制状态表； （4）确定触发器个数、类型，作激励表； （5）求输出函数、控制函数； （6）画逻辑图。 二、同步时序电路的设计 方法： 例 例 设电路共有M个状态，编码位数n为:2n-1 M ≤2n 依题意，具有一个串行输入端X，一个检测结果端Z。 若输入X：010011011100111101 则输出Z：000000000100001100 需要记忆的状态为： 输入“1”，“11”，“111”和初态共4个状态。 设初态为S0，收到1后为S1，收到11后为S2，收到111后为S3，得： 用JK触发器设计一个111序列检测器，即检测到输入为111时，输出为1，否则为0。 （1）建立原始状态图 允许重叠 原始状态图： 原始状态表： 初态为S0，收到1后为S1，收到11后为S2，收到111后为S3 （2）状态化简 观察可知，原始状态表中S2，S3输出相同、次态相同，故S2、S3等价，将S2消替代S3 得到简化状态表、状态图： 等价条件：同一输入,输出相同； 次态：相同、不变等。 （3）状态分配（编码） 3个状态需2位二进制编码 选S0＝00、S1＝01、S2＝11 得二进制状态表： 原则： ①次态相同，现态相邻； ②同一现态，次态相邻； ③输出相同，现态相邻。 满足①有：(S1、S2) 满足②有：(S0、S1)、 (S0、S2) 满足③有：(S0、S1)