集成电路设计实验报告.docVIP

集 成 电 路 设 计 实 验 报 告 MOS集成运算放大器的版图设计 1.实验名称： 　MOS集成运算放大器的版图设计 2.实验任务与要求： 2.1.实验任务 集成电路设计实验是微电子学生学科的实践性教学课程，任务是向学生介绍集成电路软件设计的基本知识与基本设计方法，学会使用专用软件进行集成电路设计，学习集成电路版图设计及物理验证的一般方法技巧。 2.2实验要求 本次实验要求学生完成对CMOS集成运算放大器电路的版图设计及其物理验证。 设计方案对比和论证确定： 3.1设计方案 3.1.1.方案一： 大尺寸的版图。即所有的器件尺寸远远超过最小值，这样在电路连接正确的基础上既不用担心版图出错，又不用担心各种距离尺寸问题。这种方案简单易上手，而且很快就做完了，除了系统上的错误之外就是正确的，但是这种方案在实际应用时非常不可取，因为大尺寸不仅制作困难，而且很费成本，所以不可取。 3.1.2方案二： 小尺寸的版图。即所有的器件尺寸基本接近最小值或者最小值的倍数，基本符合设计规则，在设计版图时要时刻DRC，防止出错，这需要认真计算尺寸，用标尺时刻做好度量工作，因为一个地方出问题很可能要出大错，所以这种方案能够保证设计的版图最符合要求，而且有可能还可以付诸于实际应用，但是这种方案需要花很长时间来画版图，所以比较费时费力。 3.2论证确定 因为前期在电路仿真时遇到了很多麻烦，再加上自身水平有限，所以大部分时间花在了电路测试电路的搭建上，所以后来经过组员的讨论论证，再考虑时间比较紧的缘故，我们决定采用折衷的方法，即在尽量符合设计规则的前提下，尽最大可能把版图尺寸缩小，基本上是第一种。 设计实现过程： 根据电路要求手动计算各个器件的参数;利用Cadence Virtuoso绘制两级CMOS运算放大器的原理图,生成Symbol文件;对两级CMOS运算放大器进行仿真，得到其增益，带宽和相位裕度;对该CMOS两级运算放大器输入方波信号，得到其摆率;应用virtuoso绘制该CMOS两级运算放大器版图,进行DRC检查,进行LVS检查。具体过程为：恒流源偏置电路的设计，差分放大器的设计（包括输入对管的设计及有源负载对管的设计),第二级共源放大器的设计，缓冲级的设计考虑，沟道长度的选取，最后画版图。 电路图如下图所示： 各管的宽长比尺寸如下： M1、M2：42；M3、M4：12；M5、M6：6.7；M7：13.4；M8：48 M9：13.4；M10：3.35；M11:1.47 Power电路如下： 电路图如下: 测试电路图如下： 验证结果说明： 仿真曲线图如下： 版图如下： 6.结论： 集成运放的特点有：高的输入电阻及共模抑制比，由多级直接耦合放大器直接耦合而成以获得足够高的电压增益，具有一定幅度的输出摆幅，输出级一般为互补对称推挽电路，具有偏置电路，用来为各级电路提供合适的静态工作点，为了使工作点稳定，一般采用恒流源偏置电路。 7.版图设计技巧： 通过合理的布局布线减小非理想因素对电路的影响，以下给出几条基本的布局原理: ①合理分布子电路：尽量将相关的模块放在一起，这样可以减小布线的复杂性，降低走线的长度。 ②对称性：画版图时既要注意器件自身大小、位置的对称性，还要考虑他们周围环境的对称性。 ③数模分开：数字电路、模拟电路应该尽量分开。最简单的方法是通过增大他们之间的距离来减弱衬底的耦合效应。 ④高低频分开：工作在高频的射频电路和工作在较低频率的模拟电路尽量分开。 ⑤电源和地分开：不同类型的电路各自使用独立的电源和地。 8.心得体会： 通过本次实验学习，我学会了电路图的画法（各种电路元件的调用）LVS、仿真、分析波形图、画版图和DRC的基本操作和规则等知识。在整个实验过程中，我们以三个人为一小组合作进行课程设计：首先提取电路图，在这方面我们基本没遇到什么问题，顺利地完成了电路图的生成；然后在计算各管的W/L比时，由于对其方面的知识不是很懂，耽误了不少时间，出现不少错误，但在我们三人查资料、问同学和老师的情况下也基本完成；再下来仿真没有多大的问题，最后是版图的设计在这一过程中遇到了很多的问题，比如:金属线之间距离太短、原图形形状画错、通孔与有源区距离太近等，归结起来主要原因时我们对其软件应用没有全面的了解。 近两周的