基于AT89c1051电子闹钟毕业设计.doc

基于AT89C2051的电子闹钟设计 电子闹钟的电路基本应包括秒指示电路、时间显示电路、按键电路、供电电源以及闹铃指示电路等几部分。 4.1电子闹钟的硬件系统框架 电子闹钟的系统框架如图4-1示。 图4-1　时钟系统电路原理框图 4.2电子闹钟电路的设计及原理 电子闹钟电路的设计具体地说有： 1.闹铃指示电路设计； 2.系统时钟电路设计； 3.电子闹钟的显示电路设计； 4.系统复位电路设计。 以下分别讨论： 4.2.1闹铃指示电路的设计 闹铃指示可以有声或光两种形式。本系统采用声音指示，其电路如图4-2所示。其关键元件是蜂鸣器。蜂鸣器有无源和有源两种，前者需要输入声音频率信号才能正常发声，后者则只需外加适当直流电源电压即可，元件内部已封装了音频振荡电路，在得电状态下即起振发声。给予本电路的特点及实现功能的要求，我们选用有源的蜂鸣器。 4.2.2系统时钟电路设计 振荡电路用于产生单片机工作所需要的时钟信号高增益反相放大器，输入端为芯片引脚XTAL1，输出端为引脚XTAL2 。芯片的外部XTAL1和XTAL2之间跨接晶体振荡器和微调电容，构成一个稳定的自激振荡器pF），并保证其对称性。实验表明，这2个电容元件对闹钟的±走时误差有较大关系。。 图4-3　系统时钟电路 4.2.3 电子闹钟的显示电路设计 译码是编码的逆过程，在编码时，每一种二进制代码状态都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。本设计采用显示译码器作为译码电路。 在数字系统和装置中，显示器和译码器配合使用，或者直接利用译码器驱动显示器，这类译码器叫做显示译码器。本设计采用74LS47译码电路。 图4-4 74LS47引脚图 中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用BCD码经译码后，变成某个十进制数字对应的控制电平，去驱动数码管各段发光，从而把该数字显示出来。8421BCD码译码器74LS47真值表见表4-1。 由表可看出，74LS47的输出为一组七位二进制代码，有效信号为低电平。而共阳极数码管，要求输入为低电平，正好与74LS47的输出电平极性相适配。不必另加反相器。 部分引脚功能 LT：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当LT=0时，无论输入A3 ，A2 ，A1 ，A0为何种状态，译码器输出均为低电平，若驱动的数码管正常，是显示8。BI：灭灯输入，是为控制多位数码显示的灭灯所设置的。BI=0时。不论LT和输入A3 ，A2 ，A1，A0为何种状态，译码器输出均为高电平，使共阳极7段数码管熄灭。RBI：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3= A2 =A1 =A0=0时，本应显示0，但是在RBI=0作用下，使译码器输出全1。其结果和加入灭灯信号的结果一样，将0熄灭。 RBO：灭零输出，它和灭灯输入BI共用一端，两者配合使用，可以实现多位数码显示的灭零控制。-1 74LS47真值表 字型 输入 输出 N A4 A3 A2 A1 a b c d e f g 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1 0 0 1 1 1 1 2 0 0 1 0 0 0 1 0 0 1 0 3 0 0 1 1 0 0 0 0 1 1 0 4 0 1 0 0 1 0 0 1 1 0 0 5 0 1 0 1 0 1 0 0 1 0 0 6 0 1 0 1 0 1 0 0 0 0 0 7 0 1 1 0 0 0 0 1 1 1 1 8 1 0 0 0 0 0 0 0 0 0 0 9 1 0 0 1 0 0 0 0 1 0 0 最终的显示部分电路图如图所示 图4-5 时钟电路的显示电路 4.2.4系统复位电路的设计 复位电路通常有：1)RC复位电路；2)专用μP监控电路。本设计采用的是RC上电复位电路。RC上电复位电路的实质是一阶充放电电路，系统上电时该电路提供有效的复位信号RST（高电平）直至系统电源稳定后撤销复位信号（低电平）。 图4-6　Ｒ 图4-7　闹钟的电源系统原理图 AT89C2051通常有12v和24v两种型号，对应的时钟频率分别为12MHz和24MHz。考虑到交直流两用的要求和三端稳压电路选用的方便，选择工作电压为5V。ST7805三端稳压芯片最接