基于FPGA和锁相环的信号发生器毕业论文.docVIP

基于FPGA和锁相环的信号发生器设计 作 者 姓 名 专 业 电子信息工程 指导教师姓名 专业技术职务 讲师 目 录 摘 要 1 ABSTRACT 2 第一章 绪论 3 1.1课题的背景和意义 3 1.2国内外研究现状 3 1.3论文主要工作内容 4 第二章 开发环境和相关技术 5 2.1 FPGA 5 2.2 VHDL语言 5 2.3 QuartusⅡ设计平台 6 第三章 总体方案设计 6 3.1任意波形发生器简介 6 3.2设计方案分析 7 3.2系统总体设计 7 第四章 基于FPGA和锁相环的任意波形发生器的设计 8 4.1 FPGA的开发流程 8 4.2 锁相环模块设计 9 4.2.1锁相环的基本原理 9 4.2.2 锁相环设计 9 4.3 数字分频器模块 10 4.3.1分频器简介 10 4.3.2 分频器设计 10 4.3.1仿真结果 11 4.4 相位计数器模块 11 4.4.1计数器简介 11 4.4.2相位计数器设计 12 4.4.3仿真结果 12 4.5 波形发生模块 12 4.5.1 波形发生器工作原理 12 4.5.2设计步骤 12 4.6波形选择模块 14 4.6.1数据选择器简介 14 4.6.2波形选择模块设计 14 4.6.3仿真结果 15 4.7顶层图及仿真 15 4.8 D/A转换模块 17 4.8.1DAC芯片简介 17 4.8.2DAC芯片与FPGA的连接 18 第5章 硬件配置 18 5.1 FPGA的配置 18 5.2 JTAG配置 18 第6章 总结及展望 19 6.1 总结 19 6.2 工作展望 19 参考文献 1 附 录 2 致 谢 5 摘 要 信号发生器是广泛应用于电子测量和科学研究实验中的通用信号源，随着现代测量和现代通信技术的发展，越来越需要有高稳定度、高纯度的信号源。而锁相频率合成器技术的提出和大规模可编程逻辑器件的发展为新一代函数信号发生器的设计与实现提供了理论依据和技术支持。本文主要讲述了如何通过锁相环与FPGA来设计频率及幅度都可调的信号发生器。通过对实现这种技术的方案进行比较，本文选择以Altera公司的CycloneⅢ系列芯片EP3C40F48417为核心，以硬件描述语言VHDL为开发语言，设计了一款可以产生正弦波、三角波、锯齿波和方波的函数信号发生器，四种信号之间可以随意切换，并且输出波形的频率和幅度都可以调节。论文详细阐述了在QuartusⅡ环境中利用VHDL语言设计函数发生器的过程，并给出了相应的仿真结果和测试结果。实验表明，采用锁相环与FPGA设计函数信号发生器的设计方案是切实可行的，并且所设计的函数信号发生器具有频率稳定性高、体积小、成本功耗低等优点，是函数信号发生器未来的发展方向。 关键词 信号发生器锁相环FPGA VHDL ABSTRACT Signal generator is widely used in electronic measurement and scientific research experiments of general source. With modern measurement and modern communications technology development, More and more needs a high degree of stability and high purity source. But phase-locked frequency synthesizer technology was proposed and large-scale programmable logic devices for the new generation of the development of function signal generator provides the design and implementation of the theory and technology support. This paper mainly introduces how to pass and phase lock loop and FPGA to design frequency and amplitude are adjustable signal generator. Based on the scheme to realizing this technology comparison, Th