网站大量收购独家精品文档,联系QQ:2885784924

硬件课程设计实验指导书(简洁).docVIP

  1. 1、本文档共23页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
硬件课程设计 实验指导书 李军 2012.6 目录 实验一 秒表设计 3 实验二 数字钟设计 5 实验三 数字电压表设计 7 实验四 8位16进制频率计设计 10 实验五 矩阵键盘控制接口设计 11 附录 实验开发系统硬件介绍 16 实验一 秒表设计 一、实验说明: 秒表的逻辑结构较简单,它主要由显示译码器、分频器、十进制计数器、报警器和6进制计数器组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲,除此之外,整个秒表还需有一个启动信号和一个归零信号,以便秒表能随意停止及启动。 秒共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为BCD码输出,这样便于同显示译码器的连接。当计时达60分钟后,蜂鸣器鸣响10声 二、结构组成 四个10进制计数器:用来分别对百分之一秒、十分之一秒、秒和分进行计数; 两个6进制计数器:用来分别对十秒和十分进行计数; 分频率器:用来产生100HZ计时脉冲; 显示译码器:完成对显示的控制。 三、硬件要求: 主芯片EPF10K10LC84-4。 6位八段扫描共阴级数码显示管。 二个按键开关(归零,启动)。 四、实验内容及步骤: 根据电路持点,可在教师指导下用层次设计概念。将此设计任务分成若干模块,规定每一模块的功能和各模块之间的接口。分别进行调试,然后再将各模块合起来联试。以加深层次化设计概念。 了解软件的元件管理深层含义,以及模块元件之间的连接概念,对于不同目录下的同一设计,如何熔合。 适配划分前后的仿真内容有何不同概念,仿真信号对象有何不同,让学生有更深一步了解。熟悉了CPLD设计的调试过程中手段的多样化。 按适配划分后的管脚定位,同相关功能块硬件电路接口连线。 所有模块全用VHDL语言描述。 内部结构图如图50-1所示。 五、实验连线: 输入接口: 代表归零,启动信号RESET、START的管脚分别连接按键开关。 蜂鸣器鸣响信号SPEAKER接蜂鸣器的输入。 代表计数时钟信号CLK的管脚同2.5MHZ时钟源相连。 输出接口:代表扫描显示的驱动信号管脚SEL2,SEL1,SEL0和A~G的连法请参考硬件相关说明。 图50-1 秒表内部结构示意图 实验二 数字钟设计 一、设计要求(数字钟的功能) 具有时,分,秒,计数显示功能,以24小时循环计时。 具有清零,调节小时、分钟功能。 具有整点报时功能,整点报时的同时LED灯花样显示。 二、实验目的: 1.掌握多位计数器相连的设计方法。 2.掌握十进制,六进制,二十四进制计数器的设计方法。 3.掌握多位共阴级扫描显示数码管的驱动,及编码。 4.掌握扬声器的驱动。 5.LED灯的花样显示。 6.掌握EPLD技术的层次化设计方法。 三、硬件要求: 1.主芯片EPF10K10LC84-4。 2.8个LED灯。 3.扬声器。 4.8位八段扫描共阴级数码显示管。 5.三个按键开关(清零,调小时,调分钟)。 四、实验原理: 在同一EPLD芯片EPF10K10上集成了如下电路模块: 1.时钟计数: 秒——60进制BCD码计数; 分——60进制BCDD码计数; 时——24进制BCDD码计数; 同时整个计数器有清零,调分,调时功能。在接近整数时间能提供报时信号。 2.具有驱动8位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出。 3.扬生器在整点时有报时驱动信号产生。 4. LED灯按个人口味在整点时有花样显示信号产生。 五、实验内容及步骤: 1.根据电路持点,可在教师指导下用层次设计概念。将此设计任务分成若干模块,规定每一模块的功能和各模块之间的接口。让几个学生分做和调试其中之一,然后再将各模块合起来联试。以培养学生之间的合作精神,同时加深层次化设计概念。 2.了解软件的元件管理深层含义,以及模块元件之间的连接概念,对于不同目录下的同一设计,如何熔合。 模块说明: 各种进制的计数及时钟控制模块(10进制、6进制、24进制); 扫描分时显示,译码模块; 彩灯,扬声器编码模块; 原理图示 六、实验连线: ◎输入接口: 代表清零,调时,调分信号RESET,SETHOUR,SETMIN的管脚分别连接按键开关。 代表计数时钟信号CLK和扫描时钟信号CKDSP的管脚分别同1HZ时钟源和32HZ(或更高)时钟源相连。 ◎输出接口: 代表扫描显示的驱动信号管脚SEL2,SEL1,SEL0接实验箱上的SEL0~SEL2,A…G接八位数码管显示模块的A~G。 代表扬声器驱动信号的管脚SPE

文档评论(0)

2749166188 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档