《计算机组成原理》学生实验报告.docVIP

《计算机组成原理》 学 生 实 验 报 告 （2011~2012学年第二学期） 专业：信息管理与信息系统 班级： A0922 学号： 10914030230 姓名： 李 斌 目录 实验准备 ------------------------------------------------------------------------3 实验一 运算器实验-----------------------------------------------------------7 实验二 数据通路实验-------------------------------------------------------13 实验三 微控制器实验--------------------------------------------------------18 实验四 基本模型机的设计与实现------------------------------------------22 实验准备 一、DVCC实验机系统硬件设备 1、运算器模块 运算器由两片74LS181 构成8位字长的ALU。它是运算器的核心。可以实现两个8位的二进制数进行多种算术或逻辑运算，具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定，见下表。两个参与运算的数分别来自于暂存器U29和U30（采用8位锁存器），运算结果直接输出到输出缓冲器U33（采用74LS245，由ALUB信号控制，ALUB=0，表示U33开通，ALUB=1，表示U33不通，其输出呈高阻），由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。 进位输入信号来自于两个方面：其一对运算器74LS181的进位输出/CN+4进位倒相所得CN4；其二由移位寄存器74LS299的选择参数S0、S1、AQ0、AQ7决定所得。触发器的输出QCY就是ALU结果的进位标志位。QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY点亮。 2、移位寄存器模块 采用74LS299（U34），它具有并行接数、逻辑右/左移、保持、带进位右/左移位运算等功能，具体由S0，S1，M，DS0，DS7决定。T4是它的工作脉冲，正跳变有效。 299B S1 S0 M 功能 0 0 0 任意 保持 0 1 0 0 循环右移 0 1 0 1 带进位循环右移 0 0 1 0 循环左移 0 0 1 1 带进位循环左移 任意 1 1 任意 装数 3、寄存器堆模块 实验计算机提供了4个8位通用寄存器74LS374（U41~U44），它们用来保存操作数及其中间运算结果。它的输入全部相连后连到系统数据总线上BUSD0~D7，总线上的数据具体写入哪个寄存器由各自的写入脉冲（LDR0K~LDR3K）控制；4个寄存器的输出共用一个排针REGBUS引出，在使用时再连到系统总线上，具体由哪个寄存器读出，由各自的输入允许信号R0B’~R3B’控制。 4、主存储器单元电路 主存储器单元电路主要用来存放实验中的机器指令。它的数据总线挂在扩展数据总线EXD0~EXD7上；它的地址总线由地址寄存器单元电路的地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0~LAD7显示，高电平亮，低电平灭；它的读信号直接接地；它的写信号和片选信号由写入方式确定。该存储器中机器指令的读写分别有手动和自动两种方式： 手动方式下，写信号由W/R’提供，片选信号由CE提供； 自动方式下，写信号由控制CPU的P1.2提供，片选信号由控制CPU的P1.1 提供。 （1）输入设备单元 系统中用8个拨动开关作为输入设备，通过总线驱动器74LS245（U51）输出到系统的扩展数据总线EXD0～EXD7上，输入的数据显示在LD0~LD7八个LED上，高电平亮，低电平灭。 （2）输出设备单元 此单元设置两个七段数码管，用于显示需要输出的数据。七段数码管的译码电路由两片GAL16V8（U53、U54）组成。 （3）系统内部数据总线单元 本机设置8芯排针6组BUS1~BUS6，用于连接系统各单元中的数据总线（在实验中需要时再连上），系统数据总线的电平状态由8个LED显示器LZD0~LZD7显示，高电平亮，低电平灭。 （4）系统外部数据总线单元 本机设置8芯排针4组EXJ1~EXJ3和EXA1，用于连接外部扩展的I/O器件的数据总线和地址总线，外部扩展的I/O器件的读写控制信号为WE和OUTW/R，外部扩展的I/O器件的片选信号来自一个译码电路74LS139（U49），它的输入B0、B1接至24位控存的第16、17位（即M16、17），