一种基于高速超微型单片机的CCD驱动电路设计.doc

一种基于高速超微型单片机的CCD驱动电路设计.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
一种基于高速超微型单片机的CCD驱动电路设计 CCD作为一种光电转换器件,由于其具有精度高、分辨率好、性能稳定等特点,目前广泛应用于图像传感和非接触式测量领域。在CCD应用技术中,最关键的两个问题是CCD驱动时序的产生和CCD输出信号的处理。对于CCD输出信号,可以根据CCD像素频率和输出信号幅值来选择合适的片外或片内模数转换器;而对于CCD驱动时序,则有几类常用的产生方法。 1 常用的CCD驱动时序产生方法 CCD厂家众多,型号各异,其驱动时序的产生方法也多种多样,一般有以下4种: (1)数字电路驱动方法 这种方法是利用数字门电路及时序电路直接构建驱动时序电路,其核心是一个时钟发生器和几路时钟分频器,各分频器对同一时钟进行分频以产生所需的各路脉冲。该方法的特点是可以获得稳定的高速驱动脉冲,但逻辑设计和调试比较复杂,所用集成芯片较多,无法在线调整驱动频率。2)EPROM驱动方法 这种驱动电路一般在EPROM中事先存放所有的CCD时序信号数据,并由计数电路产生EPROM的地址使之输出相应的驱动时序。该方法结构相对简单、运行可靠,但仍需地址产生硬件电路,所需EPR0M容量较大,同样也无法在线调整驱动频率。 (3)微处理器驱动方法 这种方法利用单片机或DSP通过程序直接在I/O口上输出所需的各路驱动脉冲,硬件简单、调试方便、可在线调整驱动频率。但由于是依靠程序来产生时序,如果程序设计不合理,会造成时序不均匀;而且往往会造成微处理器资源浪费;通常驱动频率不高,除非采用高速微处理器。 (4)可编程逻辑器件驱动方法 这种设计方法就是利用CPLD、FPGA等可编程逻辑器件来产生时序驱动信号,硬件简单、调试方便、可靠性好,而且可以得到较高的驱动频率。同样也可在线调整驱动频率。电路设计完成以后,如果想更改驱动时序,只需将器件内部逻辑重新编程即可。 以上4类方法中目前常用的是微处理器驱动方法(通常又称为“软件驱动”法)和可编程逻辑器件驱动方法(又称“硬件驱动”法)。由于在CCD应用系统中,一般都要用到微处理器,所以若采用“软件驱动”法,则无需增加硬件,在电路结构上最为简单,系统成本也最低,因此,只要能克服其驱动频率低、资源浪费多、时序不均匀等缺点,无疑是一种理想的驱动方法。本文结合TOSHIBA公司的TCDl206线阵CCD,介绍如何利用8051F.htmlC8051F300.html8051F.htmlC8051F300来产生其要求的驱动时序。 2 硬件设计 如图1所示,虚线框内的电路构成CCD驱动处理板。安装在CCD相机内部。系统处理器采用美国Silabs公司推出的超微型高速8位单片机8051F.htmlC8051F300.html8051F.htmlC8051F300,CCD采用TOSHIBA公司的高灵敏度线阵CCD图像传感器芯片TCDl206,双电压供电的总线驱动器LVC4245解决了单片机(3.3V)和CCD(5V)二者之间的电平匹配。CCD驱动脉冲由8051F.htmlC8051F300.html8051F.htmlC8051F300提供,其像素输出电压经高速运放AD8031处理,由U0引脚引到外部,同时向外部提供像素同步信号PS和行同步信号FS(由PO.6、P0.7经LVT245总线驱动器所得)。U0、PS、FS这3个信号供外部处理器采集CCD像元输出。另外,有时可能要在线调整CCD的某些参数(如驱动频率、积分时间等),为此设置了RS232串口与外部处理器进行通信。 2.1 TCD1206 TCD1206是TOSHIBA公司生产的高灵敏度二相双沟道线阵CCD图像传感器芯片,2160个有效像素点,像素频率为0_3~2MHZ(本系统为1.MHz),其驱动时序波形如图2所示。 图2中:φl、φ2为像素脉冲,两者互为反相,RS为复位脉冲.SH为光积分脉冲,OS为像元输出,DOS为像元补偿输出。当SH为低电平时,在φ1、φ2交变后,OS输出像元电压信号,随后发RS脉冲,以便去掉信号输出缓冲中的残余电荷,为下一点像素电压输出做准备。各脉冲具体时序关系可参见参考文献。 2.2 8051F.htmlC8051F300.html8051F.htmlC8051F300 8051F.htmlC8051F系列单片机其CPU内核采用流水线结构,机器周期由标准8051的12个系统时钟周期降为1个系统时钟周期,使其执行速度在相同晶振下是标准8051的12倍,处理能力大大提高,大部分8051F.htmlC8051F单片机的峰值处理速度是25M1PS,而8051F.htmlC8051F12X、13X系列的峰值处理速度则达到了100MIPS。8051F.htmlC8051F系列单片机功能齐全,性能优异,其整体性能超过很多目前的16位单片机,甚至在一些低端应用中可取代低

您可能关注的文档

文档评论(0)

mx597651661 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档