电子抢答器EDA课程设计报告.docVIP

题目名称： 电子抢答器 姓 名： 王 昆 班 级： 电 信 082 学 号： 200833285235 日 期： 2011.7.1 一、设计题目：电子抢答器 二、设计目的 通过本次课程设计进一步理解VHDL语言的语法结构，掌握使用VHDL语言实现复杂编程的技巧，同时了解VHDL下载至FPGA芯片的方法。 一、系统设计要求 1、设计一个可以容纳四组参赛队进行比赛的电子抢答器。 2、具有第一抢答信号的鉴别和锁存功能。 3、具有计时功能。在初始状态可以设置答题时间的初始值，确认抢答组别后开始回答问题，同时开始倒计时。 二、系统组成 根据系统设计要求，系统设计采用自顶向下的设计方法，顶层设计采用原理图设计方式，它由抢答器鉴别模块，抢答器控制模块，抢答器计时模块，抢答器显示模块四部分组成。 三、系统原理 系统输入信号有：允许开始抢答信号clr,各组的抢答信号a,b,c,d,系统时钟信号clk,计时信号led，系统输出信号：h1,h2,h3,h4。允许开始抢答时候，计时显示器显示时间29秒，所有组的灯都为亮，枪答开始后，若有一组枪答成功，则显示时间开始到计时，其他三组抢答均无效，且其他三组灯均灭。此为一轮抢答，第二轮开始时候重复上述步骤。以后每轮都是这样。 四、modelsim仿真 五、实验箱调试结果 实验箱上完成了对程序的调试，a,b,c,d四组，其中一组抢答成功，则显示该组灯亮，其余三组抢答无效，灯灭。抢答成功后，显示器显示回答时间，开始记时。实验箱上可以自由调组抢答。复位后可以继续调试实验。 六、心得体会 EDA是一门实用性非常强的课程，在实际社会生活中具有相当广泛的用途。 本次课程设计我做的是电子抢答器，应该说在源代码的阅读、molelsim仿真、实验箱调试等方面都没有遇到太大的问题。但是在代码中有一些不足，就是使用了较多的IF语句，从而使得程序的阅读性降低。 本次课程设计虽然不是太复杂，但在实际操作中还是发现了许多问题，比如源代码在软件上实现时候要注意的一些命名路径细节问题，在与实验箱完成连接后，对实验箱的检查，管角设置问题，都是一些实际存在的问题。这次实验让我了解了EDA的实用性，更好的掌握了EDA软件和实验箱的应用与操作。对以后的设计有很大帮助。 七、参考文献 1、《EDA基础课程实验设计指导书》 2、李广军，孟宪元编著，可编程ASIC设计及应用，电子科技大学出版社，2003 3、王彦主编，基于FPGA的工程设计与应用，西安电子科技大学出版社，2007 4、王城，薛小刚，钟信潮编著，xilinx ISE 使用详解，人民邮电出版社，2005 5、 郭照南主编 《电子技术与EDA技术课程设计》 八、附录 源代码 连接模块 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; -- Uncomment the following lines to use the declarations that are -- provided for instantiating Xilinx primitive components. --library UNISIM; --use UNISIM.VComponents.all; entity qdq is port(a,b,c,d,clr,clk:in std_logic; h1,h2,h3,h4,sound:out std_logic; led1,led2,led3:out std_logic_vector(6 downto 0)); end qdq; architecture qdq_arc of qdq is component count is port (clk,en: in std_logic; h,l: out std_logic_vector(3 downto 0); sound: out std_logic) ; end component ; component ch41a is port (q1,q2,q3,q4: in std_logic; l1,l2,l3,l4: out std_logic; q: out std_logic_vector(3 downto 0)); end component ; c