基于VerilogHDL的浮点运算器的研究与设计.docVIP

本科学生毕业论文（设计） 题目(中 文): 基于VerilogHDL的浮点运算器的研究与设计 (英 文): The Research and Design of Floating-point Arithmetic Units Based on the VerilogHDL 姓 名 曾红艳 学 号 200906002432 院 （系） 电子工程系 专业、年级 电子信息工程2009级 指导教师 唐 云 2013年 5 月 8日 湖南科技学院本科毕业论文（设计）诚信声明 本人郑重声明：所呈交的本科毕业论文（设计），是本人在指导老师的指导下，独立进行研究工作所取得的成果，成果不存在知识产权争议，除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 本科毕业论文（设计）作者签名： 年 月 日  毕业论文（设计）任务书 课题名称： 基于VerilogHDL的浮点运算器的研究与设计 学生姓名： 曾红艳 系 别： 电子工程系 专 业： 电子信息工程 指导教师： 唐 云 2012 年 月 日语言编程来实现浮点数的加减、乘除基本运算功能 实现各运算功能模块在QuartusⅡ9.0上的仿真波形图； 分析可能存在的影响运算器速率和精度问题，修改并调试源程序； 研究并改进浮点运算器的运算精度和速率； 研究并统计实际结果进行验证、分析总结。 3、文献查阅指引： 李澄举. 基于IEEE754浮点数的快速反码加法器设计[J]. 嘉应学院，2010，6(2)，4. 王伟. Verilog HDL程序设计与应用[M]. 北京：人民邮电出版社，2005：25-30. 周宁宁. 基于FPGA技术的浮点运算器的设计与实现[J]. 计算机工程与设计，2005，26(6),24. 刘瑞新，胡健，高明远. VHDL语言与FPGA设计[M]. 机械工业出版社，2004:48-52. 刘绍汗，林灶生，刘新民. VHDL芯片设计[M]. 清华大学出版社，2004:90-95. 潘松，黄继业. EDA技术与VHDL[M]. 北京：清华大学出版社，2007：80-86. 乔庐峰. VerilogHDL数字系统设计与验证[M].北京：电子出版社，2009：105-120. 王晓莉. 高速流水线浮点加法器的FPGA实现 [J]. 电子元器件应用，2010，11(4),8. 梁峰，邵志标，孙海珺. 43位浮点流水线乘法器的设计[J]. 电子器件，2010，29(4),12. 陈弦. 运算流水线的实现和优化[J]. 微电子学与计算机，2006，12(4),20. Tang T Y,Choy C S,Siu P L,et al.Design of Self-timed Asynchronus Booth’s Multiplier[J]. IEEE Trans on Design Automation Conference,2000,12(5),37. Nobel F W,Coox P W. Electrical Phase Shift Multiplier[J]. The Review OF Scientific Instruments. 1965,36(7),47. 4、毕业论文（设计）进度安排： 2012年11月：选定题目，查找资料，确定总体设计思路 2012年12月：论文开题 2013年 2 月：进行模块分析，动手设计并综合各模块 2013年 3 月：进行软件仿真，对模块设计不妥之处及时更正 2013年 4 月：动笔撰写论文初稿 2013年 4 月下旬：修整和完善论文内容，交由指导老师评阅并最终定稿 2013年 5 月中旬：制作PPT，完成毕业论文答辩 教研室意见： 负责人签名： 注：本任务书一式三份，由指导教师填写，经教研室审批后一份下达给学生，一份交指导教师，一份留系里存档。 湖南科技学院本科毕业论文（设计）开题报告书 论文（设计）题目 基于VerilogHDL的浮点运算器的研究与设计 作 者