MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响.pdfVIP

第44卷第4期 中南大学学报(自然科学版) Vol44NO．4 2013年4月 JournalofCentralSouth and Apr．2013 University(ScienceTechnology) MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响 唐东峰1’2，张平1，龙志林1，胡仕刚2吴笑峰2 (1．湘潭大学土木工程与力学学院，湖南湘潭，411105； 2．湖南科技大学信息与电气工程学院，湖南湘潭，411201) 摘要：随着晶体管尺寸按比例缩小，越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大，严重地影响器件和电 fieldeffect 路的静态特性，为此，基于可靠性理论和仿真，对小尺寸MOSFET(metal—oxide．semiconductortransistor) 的直接隧穿栅电流进行研究，并通过对二输入或非门静态栅泄漏电流的研究，揭示直接隧穿栅电流对 metaloxide CMOS(complementary 采用的是BSIM4和LEVEL54，栅氧化层厚度为1．4nm。研究结果表明：边缘直接隧穿电流是小尺寸MOS器件栅 直接隧穿电流的重要组成成分；漏端偏置和衬底偏置通过改变表面势影响栅电流密度；CMOS逻辑电路中MOS器 件有4种工作状态，即线性区、饱和区、亚阈区和截止区；CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状 态有关。仿真结果与理论分析结果较符合，这些理论和仿真结果有助于以后的集成电路设计。 关键词：直接隧穿；MOSFET；栅氧化层；CMOS逻辑电路；漏电流 中图分类号：TN432 文献标志码：A 文章编号：1672—7207(2013)04—1438—06 Direct currentofMOSFETand tunnelinggate its onCMOScircuit impact logic TANG Dongfen91一，ZHANGPin91，LONGZhilinl，HUShigan92，WUXiaofen92 ofCivil and (1．CollegeEngineeringMechanics，XiangtanUniversity,Xiangtan411105，China； 2．SchoolofInformationandElectrical ofScienceand 41120 Engineering，HunanUniversity Technology,Xiangtan1，China) Abstract：Withthe of currentincreases scalingMOS(metal—oxide—semiconductor)devices，gatetunneling significantly duetothinner staticcharacteristicsofdevicesandcircuitare affectedthe of oxides，and gate severely by presence