3GHzCMOS低噪声放大器的优化设计.pdfVIP

3 GHz CMOS 低噪声放大器的优化设计 Optimum Design of 3 GHz CMOS Low Noise Amplifier （湖南大学）尚林林，杨红官，郭友洪，曾 云 SHANG Lin-lin ，YANG Hong-guan ，GUO You-hong，ZENG Yun 来源：微计算机信息 摘 要：基于0.18 μm CMOS 工艺，采用共源共栅源极负反馈结构，设计了一种3 GHz 低噪声放大器电路。从阻抗匹配及噪声优化的角度分析了电路的性能，提出了相应的优 化设计方法。仿真结果表明，该放大器具有良好的性能指标，功率增益为23.4 dB ，反 向传输系数为-25.9 dB，噪声系数为1.1 dB，1dB 压缩点为﹣13.05 dBm。 关键词：低噪声放大器；噪声系数；线性度；CMOS 工艺 1 引 言 现代无线通信技术不断地朝着低成本、便携式的方向发展，使得基于CMOS工艺的射频 集成电路成为近年来的研究热点。在射频接收机的设计中，要想得到良好的总体系统性能， 前端电路的优化设计尤为关键。而低噪声放大器（LNA ）作为无线通信系统射频接收机的第 一个功能模块，其噪声特性直接影响着整个接收机的灵敏度和信噪比，它必须在一定的功耗 条件下，提供足够的增益、优异的噪声性能、良好的线性度和输入输出匹配。在GHz频率范 围内，CMOS工艺相比其他工艺有价格低、集成度高、功耗低等优点，利用CMOS工艺来设 计射频集成电路已经得到越来越广泛的应用，本文即采用CMOS工艺来实现对一种3 GHz低 噪声放大器的优化设计。 在LNA 的设计中，应对增益、噪声系数、输入阻抗、线性度等几个关键参数采取折衷 原则进行处理[1] [2] 。T. H. Lee 提出了功率约束条件下的设计规范 ，之后又有很多人对CMOS LNA 的设计方法进行了研究[3-5] 。本文主要从分析LNA 的输入输出阻抗匹配和噪声系数的 角度出发，针对每个参数的影响因素，分别提出优化的方法，然后综合考虑其他各项指标， 设计出了一种性能良好的低噪声放大器，并进行了电路仿真和版图设计。 2 LNA 结构 在 LNA 的设计中，目前广泛采用的是共源共栅源极负反馈（Cascode ）结构，如图 1 所示。在此结构中，源极负反馈既能实现输入阻抗匹配，又能提高系统的稳定性，且具有改 善LNA 线性度的特点，而M1 和M2 组成的级联结构，既提高了电路的输出阻抗，使电路的 增益有较大的提高，又能实现对电路的反向隔离[6]，使得输出端和输入端互不影响，从而方 便了LNA 的设计。 在上述结构的基础上加上偏置电路，并对电路结构进行优化调整，即可得到完整电路结 构。本文所实现的电路结构如图2 所示。 晶体管M1 和M2 构成Cascode 结构，由于此结构没有考虑共源极和共栅极之间的匹配， 所以在M [7] 1 和M2 之间加上电感Lm ，可以提高两级间的匹配 ，这样不仅提高了功率增益， 而且噪声系数也可以得到改善[8] 。同时在M 的栅源之间并联一个电容C ，用来调节栅源之 1 2 间的电容Cgs ，方便与Lg 和Ls 一起来实现输入阻抗的匹配。 图1 共源共栅源极负反馈结构 图2 LNA 电路图 [9] 晶体管M 、M 和M 、M 共同组成共源共栅电流镜 ，作为偏置电路，且M 和M 的 3 4 1 2